学校代码： 10246 学。号：032021050 復大婴 硕士学位论文 3.3伏、100兆采样频率、10比特流水线结构模数转 换器的设计和低功耗实现 院专 系： 信息科学与工程学院 业： 微电子学与固体电子学 名： 谭珺 指导教师： 闵昊教授 完成日期： 2006年5月12日
学校代码： 10246 学 号： 032021050 硕 士 学 位 论 文 3.3 伏、100 兆采样频率、10 比特流水线结构模数转 换器的设计和低功耗实现 院 系： 信息科学与工程学院 专 业： 微电子学与固体电子学 姓 名： 谭 珺 指 导 教 师： 闵 昊 教授 完 成 日 期： 2006 年 5 月 12 日
目录 摘要 Abstract I 第一章 引言 … 1.1概述 1.2高速高精度模数转换器的应用， 1.3国内外研究现状和本文的研究目标 .2 1.4主要工作及论文的组织结构 .4 第二章系统结构设计 5 2.1模数转换器的回顾， 5 2.2高速模数转换器的的介绍 2.2.1全并行结构模数转换器 6 2.2.2两步式模数转换器 .7 2.2.3流水线模数转换器 9 2.3流水线模数转换器的体系结构 10 2.4每级1.5比特的流水线模数转换器算法 13 2.51.5级流水线结构的实现 15 2.6非理想因素及其影响 16 2.7行为级系统仿真 .17 第三章电路设计 20 3.1采样保持电路 20 3.1.1概述 20 3.1.2底极板采样技术 3.1.3采样保持电路结构 22 3.1.4实际电路结构 24 3.1.5噪声和误差分析. 27 3.1.6采样保持电路中开关的设计和优化 32 3.1.7低功耗高速运算放大器。 34 3.1.8采样保持电路的总体性能仿真 40 3.2余量增益电路 41 3.3开关电容比较器 43 3.4恒跨导偏置电路 .45 3.5子模数转换器与编码电路 46 3.6数字校正电路 47 3.7总体误差分析和参数设计 .48
目 录 摘 要......................................................................................................... I Abstract......................................................................................................II 第一章 引言 ..........................................................................................1 1.1 概述.................................................................................................................1 1.2 高速高精度模数转换器的应用.....................................................................1 1.3 国内外研究现状和本文的研究目标.............................................................2 1.4 主要工作及论文的组织结构..........................................................................4 第二章 系统结构设计 ..........................................................................5 2.1 模数转换器的回顾.........................................................................................5 2.2 高速模数转换器的的介绍.............................................................................5 2.2.1 全并行结构模数转换器.......................................................................................6 2.2.2 两步式模数转换器...............................................................................................7 2.2.3 流水线模数转换器...............................................................................................9 2.3 流水线模数转换器的体系结构...................................................................10 2.4 每级 1.5 比特的流水线模数转换器算法...................................................13 2.5 1.5 级流水线结构的实现............................................................................15 2.6 非理想因素及其影响...................................................................................16 2.7 行为级系统仿真...........................................................................................17 第三章 电路设计 ................................................................................20 3.1 采样保持电路...............................................................................................20 3.1.1 概述.....................................................................................................................20 3.1.2 底极板采样技术.................................................................................................21 3.1.3 采样保持电路结构.............................................................................................22 3.1.4 实际电路结构.....................................................................................................24 3.1.5 噪声和误差分析.................................................................................................27 3.1.6 采样保持电路中开关的设计和优化.................................................................32 3.1.7 低功耗高速运算放大器.....................................................................................34 3.1.8 采样保持电路的总体性能仿真.........................................................................40 3.2 余量增益电路...............................................................................................41 3.3 开关电容比较器...........................................................................................43 3.4 恒跨导偏置电路...........................................................................................45 3.5 子模数转换器与编码电路...........................................................................46 3.6 数字校正电路...............................................................................................47 3.7 总体误差分析和参数设计...........................................................................48
第一章引言 3.7.1余量增益电路的增益误差分析 ..48 3.7.2比较器失调及数字校正技术 .50 第四章芯片实现 .52 4.1时钟产生和分配电路 52 4.2偏置电流 .54 4.3参考电压转换与驱动 54 4.4总体电路仿真 。 55 4.5版图设计和优化， 56 4.5.1隔离与屏蔽 57 4.5.2匹配对称性的考虑 57 4.5.3版图总体考虑和布局 .58 第五章 芯片测试… 60 5.1模数转换器的参数定义 60 5.1.2静态特性参数. 60 5.1.3动态特性参数 62 5.2测试方案 .64 5.2.1静态特性测试 .64 5.2.2动态特性测试 65 5.3测试电路设计 .65 5.3.1信号输入电路 .65 5.3.2参考电压. .66 5.3.3时钟电路 67 5.4PCB设计.. .67 第六章 总结与展望 69 6.1总结… 69 6.2未来工作展望 69 参考文献 70 致谢 73
第一章 引言 3.7.1 余量增益电路的增益误差分析.........................................................................48 3.7.2 比较器失调及数字校正技术.............................................................................50 第四章 芯片实现 ................................................................................52 4.1 时钟产生和分配电路...................................................................................52 4.2 偏置电流.......................................................................................................54 4.3 参考电压转换与驱动...................................................................................54 4.4 总体电路仿真...............................................................................................55 4.5 版图设计和优化...........................................................................................56 4.5.1 隔离与屏蔽.........................................................................................................57 4.5.2 匹配对称性的考虑.............................................................................................57 4.5.3 版图总体考虑和布局.........................................................................................58 第五章 芯片测试 ................................................................................60 5.1 模数转换器的参数定义...............................................................................60 5.1.2 静态特性参数.....................................................................................................60 5.1.3 动态特性参数.....................................................................................................62 5.2 测试方案.......................................................................................................64 5.2.1 静态特性测试.....................................................................................................64 5.2.2 动态特性测试.....................................................................................................65 5.3 测试电路设计...............................................................................................65 5.3.1 信号输入电路.....................................................................................................65 5.3.2 参考电压.............................................................................................................66 5.3.3 时钟电路.............................................................................................................67 5.4 PCB设计.........................................................................................................67 第六章 总结与展望 ............................................................................69 6.1 总结...............................................................................................................69 6.2 未来工作展望...............................................................................................69 参考文献...................................................................................................70 致谢...........................................................................................................73
摘要 本文在分析比较了各种高速模数转换器的特点后，完成了一个10比特3.3v 电源电压100MHz采样频率的流水线模数转换器的设计和芯片实现。 模数转换器采用传统的每级1.5位结构，一共9级流水线结构。另外，电路子 模块的设计具有如下的特点：高增益、高带宽的运算放大器与改进的栅压自举 (bootstrap)采样开关的结合大大提高了采样保持电路的精度和线性度：优化的 偏置电路提高了运放整体的一致性和稳定性：回踢噪声(kickback noise)很小的 动态比较器使模数转换器在高速采样时钟下能保持各级输出的模拟信号的稳定： 双相非交叠时钟产生电路提高了时钟周期的利用率。 为了得到低功耗的设计，从结构上选择了功耗相对较小的套筒式运放电路的 结构，并且使用动态比较器减小整体的功耗，此外，逐级缩小运放的尺寸以进一 步优化功耗。 该模数转换器芯片采用Charter0.35um,3.3v,双层多晶，四层金属的CMOS 工艺混合信号工艺实现，有效面积为1.1*1.2mm2。芯片的整体功耗为142mW,在 100MHz的采样频率时，对于42MHz的正弦信号，仿真具有58.7dB的SINAD。 关键词：数模混合集成电路：模数转换器：流水线：栅压自举：双相非交叠 中图分类号：TN432
摘 要 本文在分析比较了各种高速模数转换器的特点后，完成了一个10比特3.3v 电源电压100MHz采样频率的流水线模数转换器的设计和芯片实现。 模数转换器采用传统的每级1.5位结构，一共9级流水线结构。另外，电路子 模块的设计具有如下的特点：高增益、高带宽的运算放大器与改进的栅压自举 (bootstrap)采样开关的结合大大提高了采样保持电路的精度和线性度；优化的 偏置电路提高了运放整体的一致性和稳定性；回踢噪声(kickback noise)很小的 动态比较器使模数转换器在高速采样时钟下能保持各级输出的模拟信号的稳定； 双相非交叠时钟产生电路提高了时钟周期的利用率。 为了得到低功耗的设计，从结构上选择了功耗相对较小的套筒式运放电路的 结构，并且使用动态比较器减小整体的功耗，此外，逐级缩小运放的尺寸以进一 步优化功耗。 该模数转换器芯片采用Charter 0.35um，3.3v，双层多晶，四层金属的CMOS 工艺混合信号工艺实现，有效面积为1.1*1.2 mm 2 。芯片的整体功耗为142mW，在 100MHz的采样频率时，对于42MHz的正弦信号，仿真具有58.7dB的SINAD。 关键词：数模混合集成电路；模数转换器；流水线；栅压自举；双相非交叠 中图分类号：TN 432 I
Abstract The thesis presents the design of a 3.3V 100MHz 10-bit pipeline Analog-to-Digital Convert following an analysis on various high speed A/D convert. It's a 1.5bit/stage pipeline ADC with 9 stages.Besides,the following technologies are taken:high-speed,high-gain OTA and improved bootstrap sample switches used in S/H,resulting in higher resolution and higher linearity;the dynamic comparators which are lack of kickback noise keep the analog signal from pipeline stage stable during the high frequency sampling phase:the two-phase non-overlapping clock generator is designed to make full use of the holding time.A proposed stable high-swing bias circuit is used for a wide-swing gain-boosting telescopic amplifier to improve the performance. In order to decrease the power of the whole chip,the telescopic architecture amplifier is used,which need least power of three traditional amplifiers,furthermore,the dynamic comparators help to decrease the power and the amplifer in each stage is scaled down gradually. This chip is being manufactured in Charter 0.35um double-poly four-metal CMOS mixed-signal process.The consumed die area is 1.2X1.1mm'. The power dissipation is 142mW with 3.3v power supply.SNDR is 58.7dB when sampling 42MHz sinusoid input signal at 100MHz sampling clock
Abstract The thesis presents the design of a 3.3V 100MHz 10-bit pipeline Analog-to-Digital Convert following an analysis on various high speed A/D convert. It’s a 1.5bit/stage pipeline ADC with 9 stages. Besides, the following technologies are taken: high-speed, high-gain OTA and improved bootstrap sample switches used in S/H, resulting in higher resolution and higher linearity; the dynamic comparators which are lack of kickback noise keep the analog signal from pipeline stage stable during the high frequency sampling phase; the two-phase non-overlapping clock generator is designed to make full use of the holding time. A proposed stable high-swing bias circuit is used for a wide-swing gain-boosting telescopic amplifier to improve the performance. In order to decrease the power of the whole chip, the telescopic architecture amplifier is used, which need least power of three traditional amplifiers, furthermore, the dynamic comparators help to decrease the power and the amplifer in each stage is scaled down gradually. This chip is being manufactured in Charter 0.35um double-poly four-metal CMOS mixed-signal process. The consumed die area is 1.2×1.1mm2 . The power dissipation is 142mW with 3.3v power supply. SNDR is 58.7dB when sampling 42MHz sinusoid input signal at 100MHz sampling clock. II