第一章引言 数字化处理技术已经广泛应用于电子设备中，然而电子设备的原始信号均 来自现实世界，如电磁记录、扬声器、麦克风、CCD、LCD、无线调制器和解调 器等，它们所产生的信号都为模拟信号，这些信号实现数字处理前必然要先经过 模拟信号处理（比如放大、AD转换等），同时数字化处理后的信号作用于现实 世界时仍需还原为模拟信号（比如D/A转换、功率放大等）。因而即使在数字技 术十分成熟的今天，模拟信号处理技术仍是无法回避，不能忽视的。 运算放大器是模拟集成电路中的一个重要模块。随着信息技术和微电子制 作工艺技术的高速发展，器件的特征尺寸越来越小，由此构成的集成电路的电源 电压也越来越低，传统的运算放大器结构己经不能满足设计指标的要求。近十年 来，各种新结构的低电压运算放大器已经大量涌现。 在MOS管的特征尺寸和电源电压不断下降的情况下，对于一个运算放大 器，我们不但希望它的输入和输出仍然有大的动态范围，而且希望输出级仍然有 较强的驱动能力。这个时候，rail-to-rail放大器就变得尤为重要。rail-to-rail放大 器的输入共模电压和输出共模电压都可以接近正负电源电压，这就是所谓的输入 输出rail-to-rail结构。输入级的rail-to-rail结构是一个跨导恒定的输入级，其共 模电压输入范围从接近负电源电压到接近正电源电压，使得在较大的共模输入电 压范围内，放大器都能以相同的增益放大信号。输出级的rail-to-rail结构是指输 出共模电压的摆幅可以到达正负电源电压值。作为一种通用的CMOS运算放大 器电路，rail-to-rail运算放大器可以广泛的用于个人通信设备，TFT-LCD的电压 参考缓冲器，无线局域网设备等低功耗应用场合及采样ADC、DAC中的放大器 等诸多领域。 现阶段rail-to-rail运算放大器的设计注重于：如何保证跨导在整个输入共 模电压范围内恒定。通常的rail-to-rail运放采用两级结构。输入级用PMOS和 NMOS并联的互补差分输入对实现，一个典型的rail-to-rail放大器的结构框图如 图1.1所示：
第一章 引言 数字化处理技术已经广泛应用于电子设备中，然而电子设备的原始信号均 来自现实世界，如电磁记录、扬声器、麦克风、CCD、LCD、无线调制器和解调 器等，它们所产生的信号都为模拟信号，这些信号实现数字处理前必然要先经过 模拟信号处理（比如放大、A/D 转换等），同时数字化处理后的信号作用于现实 世界时仍需还原为模拟信号（比如 D/A 转换、功率放大等）。因而即使在数字技 术十分成熟的今天，模拟信号处理技术仍是无法回避，不能忽视的。 运算放大器是模拟集成电路中的一个重要模块。随着信息技术和微电子制 作工艺技术的高速发展，器件的特征尺寸越来越小，由此构成的集成电路的电源 电压也越来越低，传统的运算放大器结构已经不能满足设计指标的要求。近十年 来，各种新结构的低电压运算放大器已经大量涌现。 在 MOS 管的特征尺寸和电源电压不断下降的情况下，对于一个运算放大 器，我们不但希望它的输入和输出仍然有大的动态范围，而且希望输出级仍然有 较强的驱动能力。这个时候，rail-to-rail 放大器就变得尤为重要。rail-to-rail 放大 器的输入共模电压和输出共模电压都可以接近正负电源电压，这就是所谓的输入 输出 rail-to-rail 结构。输入级的 rail-to-rail 结构是一个跨导恒定的输入级，其共 模电压输入范围从接近负电源电压到接近正电源电压，使得在较大的共模输入电 压范围内，放大器都能以相同的增益放大信号。输出级的 rail-to-rail 结构是指输 出共模电压的摆幅可以到达正负电源电压值。作为一种通用的 CMOS 运算放大 器电路，rail-to-rail 运算放大器可以广泛的用于个人通信设备，TFT-LCD 的电压 参考缓冲器，无线局域网设备等低功耗应用场合及采样 ADC、DAC 中的放大器 等诸多领域。 现阶段 rail-to-rail 运算放大器的设计注重于： 如何保证跨导在整个输入共 模电压范围内恒定。通常的 rail-to-rail 运放采用两级结构。输入级用 PMOS 和 NMOS 并联的互补差分输入对实现，一个典型的 rail-to-rail 放大器的结构框图如 图 1.1 所示：
PMOSNMOS 浮动的控制 ◆gm控制电路 并联的互补 电流源和电 推挽输出 差分输入对 压源 电路 偏置电路 图1.1rail-to-rail放大器的结构
图 1.1 rail-to-rail 放大器的结构
第二章rail-to-rail运算放大器结构和原理分析 §2.l.保持恒定gm的rail-to-rail输入级 VDD Ip In VIN+ VIN- VSS 图2.1rail-to-rail输入级 输入级用PMOS和NMOS并联的互补差分输入对实现。电路工作可以分为 三个区：当共模输入电压接近负电源VSS时，NMOS输入对截止，PMOS输入 对处于放大阶段：当共模输入电压接近正电源VDD时，PMOS输入对截止， NMOS输入对处于放大阶段：当共模输入电压处于中间阶段时，PMOS输入对 和NMOS输入对都有放大作用。图2.1所示的输入级总跨导可以由下面的公式 表示： gnt=gm+gmp=VBIn+Bplp (1) 其中B,和B,分别是NMOS管和PMOS管的跨导参数，In和I,分别是流经 NMOS管和PMOS管的电流。如果只是简单的满足Bn=B,和In=I。，可以看 到当共模输入电压在中间状态时，输入级的跨导约变化一倍，而这将导致运放增 益和运放增益带宽都发生变化，使得频率补偿变得困难。为了使得输入级总跨导 在共模输入电压丛VSS到VDD变化时为一定值，可以在满足Bn=B。=B的条 件下，设计特定的偏置电路来使得√D,+√厂为一定值。这时gm=√B(√，+√)
第二章 rail-to-rail 运算放大器结构和原理分析 §2.1.保持恒定gm的rail-to-rail输入级 MP1 MP2 VDD VIN+ VINIn Ip MN1 MN2 VSS 图 2.1 rail-to-rail 输入级 输入级用 PMOS 和 NMOS 并联的互补差分输入对实现。电路工作可以分为 三个区：当共模输入电压接近负电源 VSS 时，NMOS 输入对截止，PMOS 输入 对处于放大阶段；当共模输入电压接近正电源 VDD 时，PMOS 输入对截止， NMOS 输入对处于放大阶段；当共模输入电压处于中间阶段时，PMOS 输入对 和 NMOS 输入对都有放大作用。图 2.1 所示的输入级总跨导可以由下面的公式 表示： mT mn mp n n p p g gg I I =+= + β β （1） 其中β n 和β p 分别是 NMOS 管和 PMOS 管的跨导参数， n I 和 p I 分别是流经 NMOS 管和 PMOS 管的电流。如果只是简单的满足β n ＝ β p 和 n I ＝ p I ，可以看 到当共模输入电压在中间状态时，输入级的跨导约变化一倍，而这将导致运放增 益和运放增益带宽都发生变化，使得频率补偿变得困难。为了使得输入级总跨导 在共模输入电压丛 VSS 到 VDD 变化时为一定值，可以在满足β n ＝β p ＝β 的条 件下，设计特定的偏置电路来使得 n p I + I 为一定值。这时 ( ) mT n p g II = + β
不因为共模输入电压的不同而改变。 但是我们发现，上面所说的控制输入级总跨导为一常数的方法要求阝n=P。 =B,而 B-C) (2) 因此必须满足 党党.=414， (3) 不同工艺的4n和4，的比值存在较大的差异，即使同一工艺，其4n和4，的 比值也会有一定的偏差（有时甚至达到30%）。因此为了使得B。=B。,在不同的 工艺下必须选用不同的长宽比例。所以在一个工艺调整好的电路参数，在另外一 个工艺下将会不能使用。 本文使用了一种新型的与工艺无关的rail-to-rail运算放大器输入级，克服了 上述两个缺点。 Bn=P,的假定导致了常跨导输入级对工艺的依赖性，因此这一设计抛弃B。 =Bn的假定，丛√P,In+√B,I,整体考虑。当共模输入电压接近VSS时，PMOS管 对通过的最大电流记为Ipmx;当共模输入电压接近VDD时，NMOS管对通过的最 大电流记为Inmx。首先设计一个最大电流计算电路，计算出给定输入级宽长比时 Ipmm和Inmx的值，使得B,Ipmx=B,Inax。然后，设计一个电流控制电路，当共模 输入电压在(VDD+VSS)2附近时，使得√P,I,+VB,I,为一固定值。 1.最大电流计算电路 当Vcm接近VSS时，NMOS管对不导通，I,为0：PMOS管对完全导通，In= Ipmx:此时输入级跨导为： guT =gm+gmp=VBIn+Bplp=Bplpma (4) 当Vcm接近VDD时，PMOS管对不导通，I,为O;NMOS管对完全导通，In =Inx;此时输入级跨导为：
不因为共模输入电压的不同而改变。 但是我们发现，上面所说的控制输入级总跨导为一常数的方法要求β n ＝β p ＝β ，而 ( ) ox W C L β μ = （2） 因此必须满足 ( ) /( ) / p n np W W L L = μ μ （3） 不同工艺的μn 和μ p 的比值存在较大的差异，即使同一工艺, 其μn 和μ p 的 比值也会有一定的偏差(有时甚至达到30% ) 。因此为了使得β n ＝β p ，在不同的 工艺下必须选用不同的长宽比例。所以在一个工艺调整好的电路参数，在另外一 个工艺下将会不能使用。 本文使用了一种新型的与工艺无关的rail-to-rail运算放大器输入级，克服了 上述两个缺点。 β n ＝β p 的假定导致了常跨导输入级对工艺的依赖性，因此这一设计抛弃β n ＝β p 的假定，丛 nn p p β β I + I 整体考虑。当共模输入电压接近VSS时, PMOS管 对通过的最大电流记为 pmax I ；当共模输入电压接近VDD时,NMOS管对通过的最 大电流记为 nmax I 。首先设计一个最大电流计算电路, 计算出给定输入级宽长比时 pmax I 和 nmax I 的值, 使得 p p nn max max β I = β I 。然后, 设计一个电流控制电路, 当共模 输入电压在（VDD＋VSS）/2附近时, 使得 nn p p β β I + I 为一固定值。 1．最大电流计算电路 当Vcm接近VSS时，NMOS管对不导通， n I 为0；PMOS管对完全导通， p I ＝ pmax I ；此时输入级跨导为： mT mn mp n n p p g gg I I =+= + β β ＝ p pmax β I （4） 当Vcm接近VDD时，PMOS管对不导通， n I 为0；NMOS管对完全导通， n I ＝ nmax I ；此时输入级跨导为：
gat =gm+gmp=VBln+Bplp =Blnmas (5) 为了保证Vcm在VSS和VDD附近时，(4)和(5)式相等，必须有 Bplpma =BInmax 我们设定In的值，通过如图2.2所示的最大电流计算电路来计算出Ipm的 值。 VDD ① 1.25Inmax MB8 MB7 MB2 MB3 MBi MBI Ipmax Inmax MB5 MB6 VSS 图2.2最大电流计算电路 图中NMOS管MB1和MB2的宽长比与输入管对MN1和MN2相同，PMOS管 MB3和MB4的宽长比与输入管MP1和MP2相同。MB8和MB7,MB6和MB5都是4： 1电流镜。可以得到： IVGS3I+VGSB2VGSR4I+VGS (6) 即 22=VB4+ VB. 24+VB1+ 2 (7) V B. NMOS管MB2和MB1的源级都连接到VSS,由于相同的体效应，可以认为阈 值电压'2和'近似相同：同样的，PMOS管MB3和MB4的源级都连接到节点5， 阈值电压V和V4近似相同。所以(7)式可以进一步改写为： (8)
mT mn mp n n p p g gg I I =+= + β β ＝ n nmax β I （5） 为了保证Vcm在VSS和VDD附近时，（4）和（5）式相等，必须有 p p nn max max β I = β I 。 我们设定 nmax I 的值，通过如图2.2所示的最大电流计算电路来计算出 pmax I 的 值。 图2.2 最大电流计算电路 图中NMOS管MB1和MB2的宽长比与输入管对MN1和MN2相同，PMOS管 MB3和MB4的宽长比与输入管MP1和MP2相同。MB8和MB7，MB6和MB5都是4： 1电流镜。可以得到： 3241 || || VVVV GSB GSB GSB GSB += + （6） 即 3 2 41 32 41 2 B 2 22 B BB TB TB TB TB p n pn I I I I VV VV β β ββ + ++ = + ++ （7） NMOS管MB2和MB1的源级都连接到VSS，由于相同的体效应，可以认为阈 值电压VTB2 和VTB1近似相同；同样的，PMOS管MB3和MB4的源级都连接到节点5， 阈值电压VTB3和VTB4 近似相同。所以（7）式可以进一步改写为： 3 2 41 2 B 222 B BB pn pn I I I I β βββ +=+ （8）