第2章MOSFET逻样设计 19 y=x…A (2.17) 这一关系只要A=0就·直成立，见图2.13(b): 4=0 1= (a)开路 b)闭合 图2.12nET开关特性 (a}开路 (b))合 图2.13PFET开关特性 MOSFET使我们能够运用高电平挖制和低电平控制开关电路技术设计逻辑电路。不过， FET是实际的器件，不能完全像上面提到的理想开关模型那样工作。只要理解这些区别，了 解它的局限性，这将不是一个严重的问题。 1.FET阀值电压 开关方程假定应用到FET栅上的二进制变量A的值非0即1，但其相对应的电压VA是 一个物理量，不可能如此分开。且希望给A=0和A=1这两种情况定义一个电压范围，以便 设计工作电路。每个MOSFET都有一个特性参数叫做阈值电压VT,它可帮助定义重要的栅 电压范围。具体的VT值是在生产过程中确定的，因此对于V1SI设计者这就是一个给定值。 一个复杂的问题是nFET和pFET的阈值电压不同c nFET的特点是阈值电压Vrn为正数，其典型值大约在V1n=0.5V~0.7V。Vn的意义 可以参照图2.14(a)中的参数来理解。首先注意漏端表示为近电源VpD的一端，而源端则接 地(0V)。图中的栅源电压Vcs是决定nFET断开还是闭合开关的重要参数。具体来讲，如 果 VGsn≤Vrm (2.18) 则晶体管的作用像一个断开的电路，在漏与源之间没有电流流过：这种情况称为晶体管截止 (off)。反之如果 VGsn≥Vn (2.19) 则FET的漏与源接通，所对应的开关闭合。一个导电的晶体管称为导通(on)。这一工作情 形使我们能建立如图2.14(b)所示的电压图来确定与二进制变量A相应的电压VA。特别是， 我们注意到 VA VGSn (2.20)》
20 超大规模成电路与系统导论 个至6 4=1 Mn On 月-=0Mn0m 0+ ()栅-源电压 (⑥)逻指含义 图2.14nFET的阈值电压 这表明，A=0相当于VA≤VTn,而A=1则意味着VA≥Vn。这些关系确定了控制nFET 所需要的电压范围。 pFET的行为与nFET互补。考虑图2.I5(a)中的晶体管，对于pFET,源端连至电源VD 而漏端则近地端，这与nFET正好相反。在ET器件中，源-栅电压Vscp是重要的外加电 压。按照惯例，pFET阈值电压V1是指栅-源电压VGs,它是一个负值，其典型值的范围在 V1p=-0.5V到Vm,=-O.8V。本书在描述pFET时采用Vsp=-Ve,以便可用绝对值 |V来表示阙值电压。阀值电压的意义如下：如果 VsGp≤Vrnl (2.21) 一n A=1 Mp off (6-I,) Mp 4=0 Mp On 漏 ↓至接地 0- (a)源-栅电水 b)逻铅含义 图2.15PFE7T的阙值电压 则pPET截止(of),它的作用如同一个断开的开关。相反，一个大的源一栅电压 VsGp≥Vip (2.22) 使pPET导通(o如)，其行为如一个闭合的开关。为了将这一工作情形与外加电压相联系，先要 计算电压的和如下 VA+VSGP VDD (2.23) 则
第2章M5ET逻辑设计 21 VA VDD -VSGp (2.24) 可以看到，Va值低意味着Vp大，因而pFET导通(on)。同样，如果VA大，则Vx小，于是 pFET截止(off)。这就给出了逻辑0和逻辑1的范围，总结在图2.15b)中。注意，逻辑0和 逻辑1之间的转折点为 VDD-VIpl (2.25) 因为这相应于使器件导通时的源一糊电压。 特别要注意的是对两种类型FET,VA的逻辑0和逻辑1的电压范围是不同的。解决这 个问题的一种办法是，我们注意到这两种类型FET中无论A=0还是A=1值都有一部分区 域重叠，在需要统一定义时可以用它们。但理想值 VA=O V VA VDD (2.26) 则对两种器件都成立。 2.传输特性 一个理想的电开关允许通过任何输入这个开关的电压。这在描述开关逻辑电路时是一个 没有明确的假定，即我们新使用的开关在通过逻辑0和逻辑1时情况一样好。MOSFET的导 通能力比较有限，它不能使任意范围的电压由源通过漏，反之亦然。 让我们首先来考察一下FET的传输特性。图2.16总结了该器件在试图将电压由左至 右通过它时的工作情形。栅上的外加电压VD保证了nFET导通，其作用如同一个闭合的开 关。图2.16(a)中，器件左端加上了一个逻辑0，电压V=0V,正如期望的那样，输出电压为 V,y=0V。增加输人电压时它也会被传送到输出端。但是，如图2.16(b)所示，当加上一个理 想的逻辑1输入电压V,=Vo时，问题就发生了。这时，输出电压V,的值诚少为 V1 =VDD-VIn (2.27) ln◆ Oul In. Out =0V K=0V =b0 =行 =(6n-.) (a)传输逻行0 b)传输逻钳1 图2.16nFET传输特性 它小于输入电压VD。这称为值电压损失，它起因于保持器件的导通状态，栅一源电压必 须具有的最小电压值 Vesn女Vn (2.28
22 超大规模集成电路与系统导论 如图2.l6所示，根据Kirchhoff电压定律，这要从电出Vpp中减去。@鉴于传送电压V,小于理 想的逻辑1值VD,称nFET只能导通一个“弱"逻辑1。同理，由于它能毫无问题地产生一个 输出电压V,=0V,称它传送一个“强”逻辑0，总之，nFET可传送[0，V]范围的电压，但不 能超过V1a pFT具有相反的传输特性。为了考察pET特性，将它的栅极接地以加上逻辑O。 图2.17为对应两种输人值时的电路。在图2.17(a)中，Vx=VpD,相当于输人逻辑1的情况， 此时输出电压为 Vu VDD (2.29) 这是理想的逻辑1电平。因此，pFET能够传送强逻辑【电压。问题发生在试图传送理想逻 辑0的电压V、=0V时，如图2.17(b)所示。此时可传送的电压只能下降到如下的最小值 Vy =IVTpl (2.30) In n。 Out :=60 li=po =0W =o=i, 工 I (a传输逻辑1 (b)传输逻辑0 图2,17pFFT的传输特性 这也是由于阙值损失影响的结果。为了保持FET导通所要求的源-栅电压最小值为 VSGp Vipl (2.31 由于栅电压为0V,这表示源-栅电压要升高到！V,从而影响了输出。显然，pFT传送一 个弱逻辑0电压。总之，pFET传送的电压范围为[VD,Vo],但不能低于V。 让我们重新陈述一下以上讨论的结果： ●nFET传送强逻辑0电压，但传送弱逻辑1电平 ●pFET传送强逻辑1电压，但传送弱逻辑0电平 设计互补MOS(CMOS)电路就是为了解决传送电平的问题。具体写出以下规则作为设计的 基础： ●使用pFET传送逻辑1电压V ●使用nFET传送逻辑0电压Vs=0V 以上这些使我们能够构建一个传送理想逻辑电压0V和V心到输出端的电路。不过，我们 实际中将发现在并不总是需要理想的电平。 ⑤Kirchhoff电压定律(KVL)为沿一个闭合回路电压的代数和为0n
第2章MOSFET逻择设计 23 2.3基本的CMOS逻辑门 一般CMOS数字逻辑门的概念可以通过 图2.18来理解。在该例子中，a,b,c为输入位， 它们联合在一起得到输出功能位f(4,b,()。按 照定义这是一个数字电路，所以它所有的量都限 制为0值或1值。数字逻辑电路是非线性电路， 输入五 制 。f@,b,c输H 它用晶体管作为电子开关，把两个电源电压V心 ● 或0V之一传向输出端。这对应十逻辑结果为 SWn f=1或f=0。在内部可将该门的输出电路看成 由两个开关SWp(低电平控制器件)和SWn(高电 0杏 平控制器件)组成。这两个开关的连接保证当一 个开关闭合时另一个断开。 图2.18一般化的CMOS逻辑门 图2.19是一般逻辑门在两种可能输出情况下的工作情况。在图2.19(a)中，上面的开关 闭合而下面的开关断开，这使输出与电源连接，产生f-1值。图2.19(b)表示的是相反的情 况，上面的开关断开，下面的开关闭合。由于这时输出端连接到Vss=0V,其逻辑结果f=0。 虽然该图十分简化，但确实勾画出CMS逻辑电路是如何L作的、该模型中惟一缺少的部分 是用输人变量来挖制输出开关的方法。这是由MOSFET来完成的： 路 f=0 路 0岁 0吉s (a)手✉1输出 (b)了=0输出 图2.19CMOS逻辑门的：作情况 互补对 CMOS逻辑电路基于用晶体管互补对做开关的概念。一个互补对出一个pFET和一个 FET组成，它们的栅端连在--起，如图2.20所示。输入信号x同时控制这两个FET的导 通。注意，pFET Mp的上面设为近电源电压Vo,而nFET Mn则近地(Vss)。通过观察 图2.21中两种可能输入值情况下每个FET的状态，很容易理解互补对的工作情况。在 图2.21(a)中，输入x-0,使Mp导通而nFET Mn截止，其作用像一个断开的开关