第2章TMS320C54x的硬件结构及原理 TMS320C54x系列DSP是一种低功耗、高 性能的16位定点芯片 > 采用改进型哈佛总线结构，具有性能强大的 CPU内核、内部多总线结构、硬件重复机制及 两套独立的地址产生器为组成6级流水线和并 行操作提供了硬件平台 > 它提供多种寻址模式和功能丰富的指令集，满 足了高速、实时的数字信号处理的需要 它丰富的片内外设资源及方便的外部扩展能力， 为芯片的嵌入式应用奠定了基础
第2章 TMS320C54x的硬件结构及原理 TMS320C54x系列DSP是一种低功耗、高 性能的16位定点芯片 ➢ 采用改进型哈佛总线结构，具有性能强大的 CPU内核、内部多总线结构、硬件重复机制及 两套独立的地址产生器为组成6级流水线和并 行操作提供了硬件平台 ➢ 它提供多种寻址模式和功能丰富的指令集，满 足了高速、实时的数字信号处理的需要 ➢ 它丰富的片内外设资源及方便的外部扩展能力， 为芯片的嵌入式应用奠定了基础 1
第2章TMS320C54x的硬件结构及原理 本章介绍 目录 内部硬件资源： 2.1芯片内部结构及特点 多总线结构 2.2C54x的内部多总线结构 CPU内核 2.3C54x的中央处理单元(CPU) 2.4C54x的存储器结构 存储器映像 2.5复位操作及省电方式 系统控制 2.6中断系统 中断系统 2.7流水线 引脚功能等 2.8引脚及其功能 2
第2章 TMS320C54x的硬件结构及原理 本章介绍 内部硬件资源 : 多总线结构 CPU内核 存储器映像 系统控制 中断系统 引脚功能等 2 2.1 芯片内部结构及特点 2.2 C54x的内部多总线结构 2.3 C54x的中央处理单元(CPU) 2.4 C54x的存储器结构 2.5 复位操作及省电方式 2.6 中断系统 2.7 流水线 2.8 引脚及其功能 目录
参考文献 http://www.ti.com/: >1.TMS320C54x DSP Reference Set Volume 1: CPU and Peripherals_spru131g.pdf 2.TMS320C54x DSP Reference Set Volume 2: Mnemonic Instruction Set_spru172c.pd. 3.TMS320VC5402A Fixed-Point Digital Signal Processor Data Manual-SPRS015F-October 2008.pdf 3
http://www.ti.com/: ➢ 1. TMS320C54x DSP Reference Set_ Volume 1: CPU and Peripherals _spru131g.pdf ◆ 2. TMS320C54x DSP Reference Set_Volume 2: Mnemonic Instruction Set_spru172c.pd. ◆ 3. TMS320VC5402A Fixed-Point Digital Signal Processor Data Manual-SPRS015F- October 2008.pdf 参考文献 3
第2章TMS320C54x的硬件结构及原理 2.1芯片内部结构及特点 ①8套16位地址总线和数据总线 EMIF(External Memory Interface) ④片外扩展存储空间 1套片内外设总线 程序/数据ROM 程序/数据RAM 16K字 16K-128K字 JTAG测试/仿真 控制 程序/数据总线 ⑤ 通用数字I/0口 GPIO MAC ALU DMA 8/16位主机接▣ 17×17乘法器 40-日it ALU HPI 通道0 2 40-Bit加法器 CSSU 通道1 RND,SAT EXP编码器 通道2 外设总线 定时器 多缓冲串行同步口 移位器 界加器 MeBSP 通道3 40位桶形移位器 40-Bit ACC A 多缓冲串行同步口 通道4 MeBSP (-16,31) 40-Bit ACC B 寻址单元 通道5 多缓冲串行同步口 MeBSP 8个辅助寄存器AR0-AR7 ⑥灵活寻此 PLL时钟发生器 2个寻址运算单元 ⑦1 电源管理 软件等待发生器 低耗 TMS320C54x系列DSP结构框图
第2章 TMS320C54x的硬件结构及原理 2.1 芯片内部结构及特点 ① ⑥灵活寻址 ② ③ ⑤ ⑤ ④片外扩展存储空间 ⑦ ① 8套16位地址总线和数据总线 1套片内外设总线 低功耗 EMIF(External Memory Interface) 4 TMS320C54x系列DSP结构框图
第2章TMS320C54x的硬件结构及原理 2.1芯片内部结构及特点 ①多总线的哈佛结构 >8套16位的地址总线和数据总线： PAB,PB,DAB,DB,CAB,CB,EAB,EB 实现CPU与片内存储器的数据交换。 >1套片内外设总线 通过6通道的直接存储器访问(DMA)可以 实现与片内外设的数据传送。 山东大学生物医学工程刘忠国 5
2.1 芯片内部结构及特点 ① 多总线的哈佛结构 ➢ 8套16位的地址总线和数据总线： PAB, PB, DAB, DB, CAB, CB, EAB, EB ➢ 1套片内外设总线 实现CPU与片内存储器的数据交换。 通过6通道的直接存储器访问(DMA)可以 实现与片内外设的数据传送。 5 第2章 TMS320C54x的硬件结构及原理 山东大学生物医学工程刘忠国