电子科技大学：《集成电路可测性设计 VLSIDesign》课程教学资源（课件讲稿）第4章 自动测试生成

第四章自动测试生成 包子种皮女学 /966 University of Electronic Science and Technology of China

第四章 自动测试生成

本章要点 掌握组合电路的测试生成 -代数法 >异或法 >布尔差分法 、 算法 >D算法 >PODEM算法 >FAN算法 >其他 时序电路的测试生成 -可测性方法（不具体要求） 2020/9/5 集成电路可测性设计 3

2020/9/5 集成电路可测性设计 3 本章要点  掌握组合电路的测试生成  代数法 异或法 布尔差分法  算法D算法 PODEM算法 FAN算法 其他  时序电路的测试生成  可测性方法（不具体要求）

常用的测试生成 Fault Combinational Sequential Models Circuits Circuits (seq.ckt.w/scan) No fault model PET Checking experiment Single Stuck-at D Extended D Fault Model PODEM 9-valued FAN Delay Fault Model Path delay Launch on capture Transition delay Launch on shift 2020/9/5 集成电路可测性设计 4

常用的测试生成 2020/9/5 集成电路可测性设计 4

4.1简介 子科战女学 1/966 University of Electronic Science and Technology of China

4.1 简介

简介 测试生成：被测电路的给定故障确定测试图形的过 程 必基本要求：（故障）源处再现， (效应)输出可观。 分为确定性测试生成和非确定性测试生成 研究最早始于1959年 2020/9/5 集成电路可测性设计 6

2020/9/5 集成电路可测性设计 6 简介  测试生成：被测电路的给定故障确定测试图形的过 程  基本要求：（故障）源处再现，（效应）输出可观。  分为确定性测试生成和非确定性测试生成  研究最早始于1959年