第五章专用可测性设计 包子件皮女学 /966 University of Electronic Science and Technology of China
第五章 专用可测性设计
本章要点 ▣了解什么是专用可测性技术(ad-hoc technique) ▣了解TM(Testability Measure) ▣掌握SCOAP可测性分析方法 ▣理解一般的ad-hoc可测性方法 ▣了解什么是C可测性 2020/9/5 集成电路可测性设计 3
2020/9/5 集成电路可测性设计 3 本章要点 了解什么是专用可测性技术（ad-hoc technique） 了解TM (Testability Measure) 掌握SCOAP可测性分析方法 理解一般的ad-hoc可测性方法 了解什么是C可测性
引言 随着数字电路集成度不断提高，系统日益复杂，对其测试 也变得越来越困难。当LSI和VLSI问世不久，甚至出现研制 与测试费用倒挂的局面。 口这迫使人们想到能否在设计阶段就考虑测试问题，使设计 出来的电路既能完成规定的功能，又能容易地测试，这就 是所谓的可测试性设计。 可测试性概念出现后不久，人们又遇到了一个问题，即设 计出来的电路在测试方面到底谁优谁劣，没有同一的标准， 因此就需要对电路的测试难易程度进行数量描述，即可测 试性分析。 ▣高度集成化的VLSI电路使得测试代价非常昂贵.在测试生 成前评价测试生成的代价可以用来指导可测试性设计及测 试矢量生成 2020/9/5 集成电路可测性设计 4
2020/9/5 集成电路可测性设计 4 引言 随着数字电路集成度不断提高，系统日益复杂，对其测试 也变得越来越困难。当LSI和VLSI问世不久，甚至出现研制 与测试费用倒挂的局面。 这迫使人们想到能否在设计阶段就考虑测试问题，使设计 出来的电路既能完成规定的功能，又能容易地测试，这就 是所谓的可测试性设计。 可测试性概念出现后不久，人们又遇到了一个问题，即设 计出来的电路在测试方面到底谁优谁劣，没有同一的标准， 因此就需要对电路的测试难易程度进行数量描述，即可测 试性分析。 高度集成化的VLSI电路使得测试代价非常昂贵. 在测试生 成前评价测试生成的代价可以用来指导可测试性设计及测 试矢量生成
两大类可测性设计技术 ▣非结构化技术 (Unstructured techniques) ■专用可测性技术(Ad-hoc approaches) ■IDDQ测试 ▣结构化技术 (Structured techniques) ■Scan design >Full scan design >Partial scan design ■Boundary scan design ■BIST 2020/9/5 集成电路可测性设计 5
2020/9/5 集成电路可测性设计 5 两大类可测性设计技术 非结构化技术（Unstructured techniques） 专用可测性技术（Ad-hoc approaches） IDDQ 测试 结构化技术（Structured techniques） Scan design Full scan design Partial scan design Boundary scan design BIST
5.1可测性分析 子科发女学 1/966 University of Electronic Science and Technology of China
5.1 可测性分析