9.1.4JTAG接口电路设计 表9.5JTAG连接器各引脚信号的含义： 信号名称引脚 含义 仿真器 设备状 序号 状态 态 TMS 1 测试模式选择Test mode select 输出(O) 输入() TDI 3 测试数据输入Test data input 输出(O) 输入) TDO 7 测试数据输出Test data output 输入①) 输出(O) TCK 11 Test clock,从仿真器输出的一输出(O) 输入（①） 个10.368MHz的时钟信号。 TCK RET 9 Test clock return测试时钟返回，输入)输出(O) 进入仿真器的测试时钟，是 TCK的缓冲版本。 山东大学生物医学工程刘忠国 32
9.1.4 JTAG接口电路设计 • 表9.5 JTAG连接器各引脚信号的含义： 信号名称 引脚 序号 含义 仿真器 状态 设备状 态 TMS 1 测试模式选择Test mode select 输出(O) 输入(I) TDI 3 测试数据输入Test data input 输出(O) 输入(I) TDO 7 测试数据输出Test data output 输入(I) 输出(O) TCK 11 Test clock, 从仿真器输出的一 个 10.368MHz的时钟信号。 输出(O) 输入(I) TCK_RET 9 Test clock return测试时钟返回， 进入仿真器的测试时钟，是 TCK的缓冲版本。 输入(I) 输出(O) 山东大学生物医学工程刘忠国 32
9.1.4JTAG接口电路设计 信蒜名}驾 含义 琴 设象状 TRST 2 Test reset测试复位 输出(O) 输入() EMUO 13 Emulation pin0仿真引脚0 输入（四） 输入/输 出4/O) EMU1 14 Emulation pin1仿真引脚1 输入) 输入/输 出L/O) Presence detect存在检测。该 引脚高信号电平表示目标板已 PD(VCC) 5 经通过TAG接口连接到TAG 输入①)输出(O) 线缆上，在目标系统中，该引 脚应该连接到系统电源VCC上。 GND 4,8,10, 12 接地 山东大学生物医学工程刘忠国 33
9.1.4 JTAG接口电路设计 信号名称 引脚序号 含义 仿真器 状态 设备状态 TRST 2 Test reset 测试复位 输出(O) 输入(I) EMU0 13 Emulation pin 0仿真引脚0 输入(I) 输入/输 出(I/O) EMU1 14 Emulation pin 1仿真引脚1 输入(I) 输入/输 出(I/O) PD(VCC) 5 Presence detect存在检测。该 引脚高信号电平表示目标板已 经通过JTAG接口连接到JTAG 线缆上，在目标系统中，该引 脚应该连接到系统电源VCC上。 输入(I) 输出(O) GND 4,8,10, 12 接地 山东大学生物医学工程刘忠国 33
9.1.4JTAG接口电路设计 TI公司DSP仿真器JTAG的DSP接口电路如图9.20所示： VCC C54 k JTAG接口 JTAG插头 5 EMUO 13 EMUO PD EMU1 14 EMU1 TRST 2 TRST GND TMS 1 TMS GND 6 TDI 3 8 TDI GND TDO TDO 10 GND TCK 11 TCK GND 12 9 TCK_RET GND 图9.20标准距离(15.24cm)连接的JTAG接口电路 山东大学生物医学工程刘忠国 34
9.1.4 JTAG接口电路设计 TI公司DSP仿真器JTAG的DSP接口电路如图9.20所示： 34 图9.20 标准距离（ 15.24cm ）连接的JTAG接口电路 山东大学生物医学工程刘忠国
9.1.4JTAG接口电路设计 为了增加连接距离可以采用如图9.21所示的JTAG电路。 AVCC VCC C54 JTAG接口 仿真器JTAG插头 13 EMUO PD 5 EMUO EMU1 14 EMU1 TRST 2 TRST GND 1 6 TMS TMS GND TDI 3 TDI GND 8 TDO TDO GND 10 TCK 11 TCK GND 12 9 TCK RET 驱动器 GND 图9.21 远距离(30.48cm)连接的JTAG接口电路 山东大学生物医学工程刘忠国 35
9.1.4 JTAG接口电路设计 图9.21 远距离（ 30.48cm ）连接的JTAG接口电路 为了增加连接距离可以采用如图9.21所示的JTAG电路。 35 驱动器 山东大学生物医学工程刘忠国
9.2C54x外部总线结构 9.2.1C54x的外部总线接▣（表9.6外部总线接口组成） 信号名称C541-C546C5409,C5410C5402A C5420 信号说明 A0-A15 15-0 19-0 22-0 17-0 地址总线 D0-D15 15-0 15-0 15-0 15-0 数据总线 PS V V V 程序空间选择 DS N V V N 数据空间选择 MSTRB N W V 外部存储器选通 IS V V I/O空间选择 IOSTRB V VO访问选通 R/W 读写信号 READY N N 数据准备好 HOLD V Hold请求 HOLDA N V V Hold响应 MSC N N 微状态完成 IAQ N 指令获取 IACK N 入 中断响应 山东大学0医msw论on acquisition 36
• 9.2.1 C54x的外部总线接口(表9.6 外部总线接口组成) 信号名称 C541- C546 C5409, C5410 C5402A C5420 信号说明 A0–A15 15-0 19-0 22-0 17-0 地址总线 D0–D15 15-0 15-0 15-0 15-0 数据总线 PS √ √ √ √ 程序空间选择 DS √ √ √ √ 数据空间选择 MSTRB √ √ √ √ 外部存储器选通 IS √ √ √ √ I/O空间选择 IOSTRB √ √ √ √ I/O访问选通 R/W √ √ √ √ 读写信号 READY √ √ √ √ 数据准备好 HOLD √ √ √ √ Hold请求 HOLDA √ √ √ √ Hold响应 MSC √ √ √ √ 微状态完成 IAQ √ √ √ √ 指令获取 IACK √ √ √ √ 中断响应 山东大学生物医学工程刘忠国 IAQ: instruction acquisition 36 9.2 C54x外部总线结构