SPUT 33多路开关集成慈片 表31AD7501真值表 A A A EN 导通 0000 0011001 0101010 1111 12345678 × × × 0 无 教据采集与处理 16
16 SDUT 数据采集与处理 3.3 多路开关集成芯片 表3.1 AD7501真值表 A2 A1 A 0 EN 导通 0 0 0 0 1 1 1 1 × 0 0 1 1 0 0 1 1 × 0 1 0 1 0 1 0 1 × 1 1 1 1 1 1 1 1 0 1 2 3 4 5 6 7 8 无
SPUT 33多路开关集成慈片 AD7503除EN端的控制逻辑电平相 反外,其它与AD7501相同。 (2)AD7502 EN A1 AO A 电平转换 (+15V) GND EN D 地 译码驱动 (5~8)OUT4AD13 SI 7502 6 (-15V) 10 out sI S4 s5 S8 OUT 图3.8AD7502芯片结构及引脚功能 教据采集与处理 17
17 SDUT 数据采集与处理 3.3 多路开关集成芯片 AD7503 除EN 端的控制逻辑电平相 反外, 其它与AD7501相同。 ⑵ AD7502 电平转换 E N A1 A0 UD D (+15V) 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 A1 16 GND E N S8 S1 S2 S3 S5 S6 S4 S7 OUT UD D USS A0 A D 7502 OUT ( 1～4) ( 5～8) ... ... 译码驱动 S1 S8 OUT USS (-15V) 地 OUT S4 S5 图 3.8 AD7502芯片结构及引脚功能