常用中规模组合逻辑电路 信息学院实验中心
常用中规模组合逻辑电路 信息学院实验中心
MSI ·集成电路由SS发展到MSI、LSIVLS后，单个芯片的功能 大大增强。一般地，在SS中仅是基本器件（如逻辑门或触发 器)的集成，在MS中已是逻辑部件（如译码器、寄存器等）的 集成，而在LS和VLSI中则是一个数字子系统或整个数字系统 (如微处理器)的集成。因此，采用中、大规模集成电路组成数 字系统具有体积小、功耗低、可靠性高等优点，且易于设计、 调试和维护。 ·各种中规模通用集成电路本身就是一种完美的逻辑设计作品， 使用时只需适当地进行连接，就能实现预定的逻辑功能。另 外，由于它们所具有的通用性、灵活性及多功能性，使之除 完成基本功能之外，还能以它们为基本部件组成电路，有效 地实现各种逻辑功能。因此，必须熟悉其功能、特点和使用 方法，这样才能恰当地、灵活地、充分地利用它们完成各种 逻辑电路的设计。 ·本章主要讨论最常用的几种中规模通用集成电路及其应用
MSI ▪ 集成电路由SSI发展到MSI、LSI和VLSI后，单个芯片的功能 大大增强。一般地，在SSI中仅是基本器件(如逻辑门或触发 器)的集成，在MSI中已是逻辑部件(如译码器、寄存器等)的 集成，而在LSI和VLSI中则是一个数字子系统或整个数字系统 (如微处理器)的集成。因此，采用中、大规模集成电路组成数 字系统具有体积小、功耗低、可靠性高等优点，且易于设计、 调试和维护。 ▪ 各种中规模通用集成电路本身就是一种完美的逻辑设计作品， 使用时只需适当地进行连接，就能实现预定的逻辑功能。另 外，由于它们所具有的通用性、灵活性及多功能性，使之除 完成基本功能之外，还能以它们为基本部件组成电路，有效 地实现各种逻辑功能。因此，必须熟悉其功能、特点和使用 方法，这样才能恰当地、灵活地、充分地利用它们完成各种 逻辑电路的设计。 ▪ 本章主要讨论最常用的几种中规模通用集成电路及其应用
常用中规模组合逻辑电路 Ucc B3 A3 F3 A B F FC ·使用最广泛的中规模组合逻辑集成电路 16 有二进制并行加法器、译码器、编码器、 T693(T692) 多路选择器和多路分配器等。 ·二进制并行加法器 -二进制并行加法器是一种能并行产生 F2B2A2F1A1BCo地 两个二进制数算术和的逻辑部件，按其 进位方式的不同可分为串行进位和超前 进位二进制并行加法器。 F F3 F2 F1 -目前常用的串行进位4位二进制并行加 法器有T692,超前进位4位二进制并行 FC T693(T692) 加法器有T693。其芯片的管脚排列图 A A3 A2 A B Ba B2 B 和逻辑符号分别如右上图和右下图。图 中，A4、A3、A2、A1是二进制被加数； B4、B3、B2、B1是二进制加数；C0 工。h2Hh△) ■AA白白H
常用中规模组合逻辑电路 ▪使用最广泛的中规模组合逻辑集成电路 有二进制并行加法器、译码器、编码器、 多路选择器和多路分配器等。 ▪二进制并行加法器 –二进制并行加法器是一种能并行产生 两个二进制数算术和的逻辑部件，按其 进位方式的不同可分为串行进位和超前 进位二进制并行加法器。 –目前常用的串行进位4位二进制并行加 法器有T692，超前进位4位二进制并行 加法器有T693。其芯片的管脚排列图 和逻辑符号分别如右上图和右下图。图 中，A4、A3、A2、A1是二进制被加数； B4、B3、B2、B1是二进制加数；C0 为低位的进位输入；FC4为高位的进位 输出； 、 、 、 为相加的和数
二 进制并行加法器 ·串行进位三进制并行加法器是由全 加器级联而成的。其特点是：被加 数和加数的各位能同时并行到达各 位的输入端，而各位全加器的进位 输入则是按照由低位向高位逐级串 行传递的，各进位形成一个进位链 由于每一位相加的和都与本位进位 输入有关，所以，最高位必须等到 各低位全部相加完成并送来进位信 号之后才能产生运算结果。显然， 这种加法器运算速度较慢，而且位 数越多，速度就越低
二进制并行加法器Ⅰ ▪串行进位二进制并行加法器是由全 加器级联而成的。其特点是：被加 数和加数的各位能同时并行到达各 位的输入端，而各位全加器的进位 输入则是按照由低位向高位逐级串 行传递的，各进位形成一个进位链。 由于每一位相加的和都与本位进位 输入有关，所以，最高位必须等到 各低位全部相加完成并送来进位信 号之后才能产生运算结果。显然， 这种加法器运算速度较慢，而且位 数越多，速度就越低
进制并行加法器▣ ·为了提高加法器的运算速度，必须设法减小或去除由于进位 信号逐级传送所花的时间，使各位的进位直接由加数和被加数 来决定，而不需依赖低位进位。根据这一思想设计的加法器称 为超前进位（又称先行进位）二进制并行加法器。 ■根据全加器的“进位”输出表达式 Ci=AiBi+(Ai+Bi)Ci-1 可知：当第i位的被加数Ai和加数B均为1时，有AB1,不论 低位运算结果如何，本位必然产生进位输出，即C=1,所以， 定义Gi=AiBi为进位产生函数；当Ai和Bi中只有一个为1时，即 AiBi=0,Ai+Bi=1时，可使得Ci=Ci-1,即当Ai+B=1时，来自 低位的进位输入能传送到本位的进位输出。所以，定义 Pi=Ai+Bi为进位传递函数，将P和Gi代人全加器的“和”及 “进位”输出表达式，可得到 Fi=Ai⊕Bi⊕Ci-1=PiGi⊕Ci-1 Ci=AiBi+(Ai+B)Ci-1=Gi+PiCi-1
二进制并行加法器Ⅱ ▪为了提高加法器的运算速度，必须设法减小或去除由于进位 信号逐级传送所花的时间，使各位的进位直接由加数和被加数 来决定，而不需依赖低位进位。根据这一思想设计的加法器称 为超前进位(又称先行进位)二进制并行加法器。 ▪根据全加器的“进位”输出表达式 Ci=AiBi+(Ai+Bi)Ci-1 可知：当第i位的被加数Ai和加数Bi均为1时，有AiBi=1，不论 低位运算结果如何，本位必然产生进位输出，即Ci=1，所以， 定义Gi=AiBi为进位产生函数；当Ai和Bi中只有一个为1时，即 AiBi=0，Ai+Bi=1时，可使得Ci=Ci-1，即当Ai+Bi=1时，来自 低位的进位输入能传送到本位的进位输出。所以，定义 Pi=Ai+Bi为进位传递函数，将Pi和Gi代人全加器的“和”及 “进位”输出表达式，可得到 Fi=Ai⊕Bi⊕Ci-1=PiGi’ ⊕Ci-1 Ci=AiBi+(Ai+B)Ci-1=Gi+PiCi-1