数字逻辑电路 第二部分：门电路功能测试 实验三基本门电路的逻辑功能测试 一、实验目的 1、测试与门、或门、非门、与非门、或非门与异或门的逻辑功能 2、熟悉扩展板与主电路板的连接与使用。 3、了解测试的方法与测试的原理。 二、实验原理 实验中用到的基本门电路的符号为： A- A B &一 ≥1-y 1- 图31与门 图32或门 图3-3拍门 A &p ≥1p-Y 图34与非门 图35或拍门 图3-6异或门 在要测试芯片的输入端用逻辑电平输出单元输入高低电平，然后使用逻辑电 平显示单元显示其逻辑功能， 三、实验设备与器件 1、数字逻辑电路实验箱。 2、数字逻辑电路实验箱扩展板 3、双踪示波器，数字万用表。 4、相应74LS系列、CC4000系列或74HC系列芯片若干。 四、实验内容 1、测试TTL门电路的逻辑功能： a)测试74LS08(与门)的逻辑功能 b)测试74LS32(或门)的逻辑功能 c)测试74LS04(非门)的逻辑功能 -16
数字逻辑电路 - 16 - 第二部分: 门电路功能测试 实验三 基本门电路的逻辑功能测试 一、实验目的 1、测试与门、或门、非门、与非门、或非门与异或门的逻辑功能。 2、熟悉扩展板与主电路板的连接与使用。 3、了解测试的方法与测试的原理。 二、实验原理 实验中用到的基本门电路的符号为： 在要测试芯片的输入端用逻辑电平输出单元输入高低电平，然后使用逻辑电 平显示单元显示其逻辑功能。 三、实验设备与器件 1、数字逻辑电路实验箱。 2、数字逻辑电路实验箱扩展板。 3、双踪示波器，数字万用表。 4、相应 74LS 系列、CC4000 系列或 74HC 系列芯片若干。 四、实验内容 1、测试 TTL 门电路的逻辑功能： a） 测试 74LS08（与门）的逻辑功能。 b） 测试 74LS32（或门）的逻辑功能。 c） 测试 74LS04（非门）的逻辑功能
数字逻辑电路 d)测试74LS00(与非门)的逻辑功能。 e)测试74LS02(或非门)的逻辑功能。 f)测试74LS86(异或门)的逻辑功能， 2、测试CMOS门电路的逻辑功能： g)测试CC4081(74HC08)(与门)的逻辑功能。 h)测试CC4071(74HC32)(或门)的逻辑功能 i)测试CC4069(74HC04)(非门)的逻辑功能 j)测试CC4011(74HC00)(与非门)的逻辑功能。 k)测试CC4001(74HC02)(或非门)的逻辑功能。 1)测试CC4030(74HC86)(异或门)的逻辑功能。 五、实验步骤 1、将数字逻辑电路实验箱扩展板固定到主电路板上。 2、在扩展板上插上要测试的芯片，注意管脚数数与扩展板上所标数对应。 芯片首先要接电源和地线（在主电路板上留有相应的插孔）。 3、按照芯片的管脚分布图接线（注意高低电平的输入和高低电平的显示）。 4、芯片的管脚分配见附录。 六、实验报告要求 1.画好各门电路的真值表表格，将实验结果填写到表中。 2.根据实验结果，写出各逻辑门的逻辑表达式，并判断逻辑门的好坏。 -17
数字逻辑电路 - 17 - d） 测试 74LS00（与非门）的逻辑功能。 e） 测试 74LS02（或非门）的逻辑功能。 f） 测试 74LS86（异或门）的逻辑功能。 2、测试 CMOS 门电路的逻辑功能： g） 测试 CC4081(74HC08)（与门）的逻辑功能。 h） 测试 CC4071(74HC32)（或门）的逻辑功能。 i） 测试 CC4069(74HC04)（非门）的逻辑功能。 j） 测试 CC4011(74HC00)（与非门）的逻辑功能。 k) 测试 CC4001(74HC02)（或非门）的逻辑功能。 l) 测试 CC4030(74HC86)（异或门）的逻辑功能。 五、实验步骤 1、将数字逻辑电路实验箱扩展板固定到主电路板上。 2、在扩展板上插上要测试的芯片，注意管脚数数与扩展板上所标数对应。 芯片首先要接电源和地线（在主电路板上留有相应的插孔）。 3、按照芯片的管脚分布图接线（注意高低电平的输入和高低电平的显示）。 4、芯片的管脚分配见附录。 六、实验报告要求 1. 画好各门电路的真值表表格，将实验结果填写到表中。 2. 根据实验结果，写出各逻辑门的逻辑表达式，并判断逻辑门的好坏
数字逻辑电路 实验四TTL集电极开路门和三态输出门测试 一、实验目的 1、掌握TTL集电极开路门(0C门)的逻辑功能及应用。 2、了解集电极负载电阻R,对集电极开路门的影响。 3、掌握TTL三态输出门(3S门)的逻辑功能及应用。 二、实验原理 数字系统中有时需要把两个或两个以上集成逻辑门的输出端直接并接在一 起完成一定的逻辑功能。对于普通的TTL电路，由于输出级采用了推拉式输出 电路，无论输出是高电平还是低电平，输出阻抗都很低。因此，通常不允许将 它们的输出端并接在一起使用，而集电极开路门和三态输出门是两种特殊的 TTL门电路，它们允许把输出端直接并接在一起使用，也就是说，它们都具有 “线与”的功能。 1、TTL集电极开路门(0C门) 本实验所用0C门型号为2输入四与非门74LS03,引脚排列见附录。工作时， 输出端必须通过一只外接电阻R,和电源Ec相连接，以保证输出电平符合电路 要求。 0C门的应用主要有下述三个方面 (1)电路的“线与”特性方便的完成某些特定的逻辑功能。图4-1所示， 将两个0C门输出端直接并接在一起，则它们的输出： F=F4F。=A4·BB,=A4,+BB +EcH 名日 2 图4-10C与非门“线与”电路图4-20C与非门负载电阻R的确定 -18
数字逻辑电路 - 18 - 实验四 TTL 集电极开路门和三态输出门测试 一、实验目的 1、掌握 TTL 集电极开路门（OC 门）的逻辑功能及应用。 2、了解集电极负载电阻 RL 对集电极开路门的影响。 3、掌握 TTL 三态输出门（3S 门）的逻辑功能及应用。 二、实验原理 数字系统中有时需要把两个或两个以上集成逻辑门的输出端直接并接在一 起完成一定的逻辑功能。对于普通的 TTL 电路，由于输出级采用了推拉式输出 电路，无论输出是高电平还是低电平，输出阻抗都很低。因此，通常不允许将 它们的输出端并接在一起使用，而集电极开路门和三态输出门是两种特殊的 TTL 门电路，它们允许把输出端直接并接在一起使用，也就是说，它们都具有 “线与”的功能。 1、TTL 集电极开路门（OC 门） 本实验所用 OC 门型号为 2 输入四与非门 74LS03，引脚排列见附录。工作时， 输出端必须通过一只外接电阻 RL 和电源 Ec 相连接，以保证输出电平符合电路 要求。 OC 门的应用主要有下述三个方面： （1）电路的“线与”特性方便的完成某些特定的逻辑功能。图 4-1 所示， 将两个 OC 门 输出端直接并接在一起，则它们的输出： F FA FB A1A2 B1B2 = A1A2 + B1B2 = • = • 图 4-1 OC 与非门“线与”电路 图 4-2 OC 与非门负载电阻 RL的确定
数字逻辑电路】 即把两个（或两个以上）0C与非门“线与”可完成“与或非”的逻辑功能。 (2)实现多路信息采集，使两路以上的信息共用一个传输通道（总线） (3)实现逻辑电平转换，以推动荧光数码管、继电器、MOS器件等多种数字 集成电路。 OC门输出并联运用时负载电阻R的选择： 如图4-2所示，电路由n个0C与非门“线与”驱动有m个输入端的N个TTL 与非门，为保证OC门输出电平符合逻辑要求，负载电阻R,阻值的选择范围为： 风 Ec -Vou Rian=Ti +Nla 式中：1o一一OC门输出管截止时（输出高电平Va)的漏电流（约为50uA) Izw一一0C门输出低电平Va时允许最大灌入负载电流（约为204） Im一一负载门高电平输入电流(<50uA) /一一负载门低电平输入电流(<1.6mA) E。一一R,外接电源电压 n一一0C门个数 N一一负载门个数 M一一接入电路的负载门输入端总个数 R值须小于R,否则Vm将下降，R值须大于R,m,否则Vu将上升， 又R的大小会影响输出波形的边沿时间，在工作速度较高时，R应尽量选取接 近Rmn。 2、TTL三态输出门(3S门) TTL三态输出门是一种特殊的门电路，它与普通的TTL门电路结构不同，它 的输出端除了通常的高电平、低电平两种状态外（这两种状态均为低阻状态）， 还有第三种输出状态一一高阻态，处于高阻态时，电路与负载之间相当于开路。 三态输出门按逻辑功能及控制方式来分有各种不同类型，本实验所用三态门的型 号是74LS125三态输出四总线缓冲器，图4-3是三态输出四总线缓冲器的逻辑符 号，它有一个控制端（又称为禁止端或使能端）E,E=0为正常工作状态，实 现Y=A的逻辑功能：E=1为禁止状态，输出Y是高阻态。这种在控制端加低电 平电路才能正常工作的方式称低电平使能。74LS125的引脚排列见附录。 -19
数字逻辑电路 - 19 - 即把两个（或两个以上）OC 与非门“线与”可完成“与或非”的逻辑功能。 （2） 实现多路信息采集，使两路以上的信息共用一个传输通道（总线）。 （3）实现逻辑电平转换，以推动荧光数码管、继电器、MOS 器件等多种数字 集成电路。 OC 门输出并联运用时负载电阻 RL 的选择： 如图 4-2 所示，电路由 n 个 OC 与非门“线与”驱动有 m 个输入端的 N 个 TTL 与非门，为保证 OC 门输出电平符合逻辑要求，负载电阻 RL 阻值的选择范围为： OH iH C OH L nI mI E V R + − max = LM iL C OL L I NI E V R + − min = 式中： OH I ——OC 门输出管截止时（输出高电平 VOH）的漏电流（约为 50uA） LM I ——OC 门输出低电平 VOL时允许最大灌入负载电流（约为 20mA） iH I ——负载门高电平输入电流（<50uA） iL I ——负载门低电平输入电流（<1.6mA） Ec —— RL 外接电源电压 n—— OC 门个数 N——负载门个数 M——接入电路的负载门输入端总个数 RL 值须小于 RLmax ，否则 VOH将下降， RL 值须大于 RLmin ，否则 VOL将上升， 又 RL 的大小会影响输出波形的边沿时间，在工作速度较高时， RL 应尽量选取接 近 RLmin 。 2、TTL 三态输出门（3S 门） TTL 三态输出门是一种特殊的门电路，它与普通的 TTL 门电路结构不同，它 的输出端除了通常的高电平、低电平两种状态外（这两种状态均为低阻状态）， 还有第三种输出状态——高阻态，处于高阻态时，电路与负载之间相当于开路。 三态输出门按逻辑功能及控制方式来分有各种不同类型，本实验所用三态门的型 号是 74LS125 三态输出四总线缓冲器，图 4-3 是三态输出四总线缓冲器的逻辑符 号，它有一个控制端（又称为禁止端或使能端） E ， E =0 为正常工作状态，实 现 Y=A 的逻辑功能； E =1 为禁止状态，输出 Y 是高阻态。这种在控制端加低电 平电路才能正常工作的方式称低电平使能。74LS125 的引脚排列见附录
数字逻辑电路 图4-3(a) 图4-36) 图4-3 三态四总线缓冲器逻辑符号 入 输出 右表为74LS125的功能表 1 1 高阻 三态电路主要用途之一是实现总线传输，即用一个传输通道（称总线），以 选通方式传送多路信息。使用时，要求只有需要传输信息的三态控制端处于使能 态(E=0)其余各门皆处于禁止状态(E=1)。由于三态门输出电路结构与普通 TL电路相同，显然，若同时有两个或两个以上三态门的控制端处于使能态，将 出现与普通TL门“线与”运用时同样的问题，因而是绝对不允许的。 三、实验设备与器件 1、数字逻辑电路实验箱。 2、数字逻辑电路实验箱扩展板。 3、双踪示波器，数字万用表。 4、芯片74LS00、74LS03、74LS04、74LS10、74LS125,电阻200欧、10K电位 器。 5、1Hz的连续脉冲，单次脉冲。 四、实验内容及实验步骤 1.TTL集电极开路与非门741S03负载电阻R,的确定。 -20
数字逻辑电路 - 20 - 图 4-3(a) 图 4-3(b) 图 4-3 三态四总线缓冲器逻辑符号 三态电路主要用途之一是实现总线传输，即用一个传输通道（称总线），以 选通方式传送多路信息。使用时，要求只有需要传输信息的三态控制端处于使能 态（ E =0）其余各门皆处于禁止状态（ E =1）。由于三态门输出电路结构与普通 TTL 电路相同，显然，若同时有两个或两个以上三态门的控制端处于使能态，将 出现与普通 TTL 门“线与”运用时同样的问题，因而是绝对不允许的。 三、实验设备与器件 1、数字逻辑电路实验箱。 2、数字逻辑电路实验箱扩展板。 3、双踪示波器，数字万用表。 4、芯片 74LS00、74LS03、74LS04、74LS10、74LS125，电阻 200 欧、10K 电位 器。 5、1Hz 的连续脉冲，单次脉冲。 四、实验内容及实验步骤 1．TTL 集电极开路与非门 74LS03 负载电阻 RL 的确定。 输入 输出 / E A F 0 0 0 1 1 1 0 1 高阻 右表为 74LS125 的功能表