数字逻辑电路 第四部分：时序逻辑电路 实验十二触发器及其应用 一、实验目的 1、掌握基本RS、JK、T和D触发器的逻辑功能。 2、掌握集成触发器的功能和使用方法。 3、熟悉触发器之间相互转换的方法。 二、实验原理 触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输 出状态不仅与输入有关，而且还与原先的输出状态有关。触发器有两个稳定状 态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个 稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器 件，是构成各种时序电路的最基本逻辑单元。 1.基本RS触发器 图13-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制 低电平直接触发的触发器。基本S触发器具有置“0”、置“1”和保持三 种功能。通常称5为置“1”端，因为S=0时触发器被置“1”：R为置“0” 端，因为R=0时触发器被置“0”。当S=R=1时状态保持，当S=R=0时为 不定状态，应当避免这种状态。 图12-1二与非门组成的基本S触发器 (a)逻辑图 (b)逻辑符号 基本S触发器的逻辑符号见图12-1(b),二输入端的边框外侧都画有小 -56
数字逻辑电路 - 56 - 第四部分: 时序逻辑电路 实验十二 触发器及其应用 一、实验目的 1、掌握基本 RS、JK、T 和 D 触发器的逻辑功能。 2、掌握集成触发器的功能和使用方法。 3、熟悉触发器之间相互转换的方法。 二、实验原理 触发器是能够存储 1 位二进制码的逻辑电路，它有两个互补输出端，其输 出状态不仅与输入有关，而且还与原先的输出状态有关。触发器有两个稳定状 态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个 稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器 件，是构成各种时序电路的最基本逻辑单元。 1. 基本 RS 触发器 图 13-1 为由两个与非门交叉耦合构成的基本 RS 触发器，它是无时钟控制 低电平直接触发的触发器。基本 RS 触发器具有置“0”、置“1”和保持三 种功能。通常称 S 为置“1”端，因为 S =0 时触发器被置“1”； R 为置“0” 端，因为 R =0 时触发器被置“0”。当 S = R =1 时状态保持，当 S = R =0 时为 不定状态，应当避免这种状态。 图 12-1 二与非门组成的基本 RS 触发器 （a）逻辑图 (b) 逻辑符号 基本 RS 触发器的逻辑符号见图 12-1(b)，二输入端的边框外侧都画有小
数字逻辑电路 圆圈，这是因为置1与置0都是低电平有效。 2、JK触发器 在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性 较强的一种触发器。本实验采用74LS112双JK触发器，是下降边沿触发 的边沿触发器。引脚逻辑图如图12-2所示：JK触发器的状态方程为： Q=J顶"+KQ 3 5 1 CLK 2 K 066 9 图12-2JK触发器的引脚逻辑图 其中，J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或 两个以上输入端时，组成“与”的关系。Q和O为两个互补输入端。通常把Q=0、 O=1的状态定为触发器“0”状态：而把Q=1,O=0定为“1”状态。 JK触发器常被用作缓冲存储器，移位寄存器和计数器。 CC4027是CM0S双JK触发器，其功能与74LS112相同，但采用上升沿触发， R、S端为高电平有效。 3、T触发器 在JK触发器的状态方程中，令J」=K=T则变换为： Om =TO+To" 这就是T触发器的特性方程。由上式有： 当T=1时，Q1=Q 当T=0时，Q1=Q 即当T=1时，为翻转状态：当T=0时，为保持状态。 -57-
数字逻辑电路 - 57 - 圆圈，这是因为置 1 与置 0 都是低电平有效。 2、JK 触发器 在输入信号为双端的情况下，JK 触发器是功能完善、使用灵活和通用性 较强的一种触发器。本实验采用 74LS112 双 JK 触发器，是下降边沿触发 的边沿触发器。引脚逻辑图如图 12-2 所示；JK 触发器的状态方程为： n n n Q =JQ +KQ +1 图 12-2 JK 触发器的引脚逻辑图 其中，J 和 K 是数据输入端，是触发器状态更新的依据，若 J、K 有两个或 两个以上输入端时，组成“与”的关系。 Q 和 Q 为两个互补输入端。通常把 Q =0、 Q =1 的状态定为触发器“0”状态；而把 Q =1，Q =0 定为“1”状态。 JK 触发器常被用作缓冲存储器，移位寄存器和计数器。 CC4027 是 CMOS 双 JK 触发器，其功能与 74LS112 相同，但采用上升沿触发， R、S 端为高电平有效。 3、T 触发器 在 JK 触发器的状态方程中，令 J=K=T 则变换为： n n n 1 Q TQ TQ + = + 这就是 T 触发器的特性方程。由上式有： 当 T=1 时， n n 1 Q Q + = 当 T=0 时， n n 1 Q Q + = 即当 T=1 时，为翻转状态；当 T=0 时，为保持状态
数字逻辑电路 4、D触发器 在输入信号为单端的情况下，D触发器用起来更为方便，其状态方程为： O1 =D 其输出状态的更新发生在CP脉冲的上升沿，故又称为上升沿触发的边沿 触发器，触发器的状态只取决于时钟到来前D端的状态，D触发器的应用很广， 可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多型号可供各种 用途的需要而选用。如双D(74LS74,CC4013),四D(74LS175,CC4042),六 D(74S174,CC14174),八D(74LS374)等。 图12-3为双D(74LS74)的引脚排列图。 2 Q CLK 6 图12-374S74的引脚排列图 5、触发器之间的相互转换 在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但是可 以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的J、K两端 接在一起，并认它为T端，就得到所需的T触发器。 JK触发器也可以转换成为D触发器，如图12-4所示 图12-4JK触发器转换成为D触发器 -58
数字逻辑电路 - 58 - 4、D 触发器 在输入信号为单端的情况下，D 触发器用起来更为方便，其状态方程为： n 1 Q D + = 其输出状态的更新发生在 CP 脉冲的上升沿，故又称为上升沿触发的边沿 触发器，触发器的状态只取决于时钟到来前 D 端的状态，D 触发器的应用很广， 可用作数字信号的寄存，移位寄存，分频和波形发生等。有很多型号可供各种 用途的需要而选用。如双 D（74LS74，CC4013），四 D（74LS175，CC4042），六 D（74LS174，CC14174），八 D（74LS374）等。 图 12-3 为双 D（74LS74）的引脚排列图。 图 12-3 74LS74 的引脚排列图 5、触发器之间的相互转换 在集成触发器的产品中，每一种触发器都有自己固定的逻辑功能。但是可 以利用转换的方法获得具有其它功能的触发器。例如将 JK 触发器的 J、K 两端 接在一起，并认它为 T 端，就得到所需的 T 触发器。 JK 触发器也可以转换成为 D 触发器，如图 12-4 所示。 图 12-4 JK 触发器转换成为 D 触发器
数字逻辑电路 三、实验设备与器材 1、数字逻辑电路实验箱。 2、数字逻辑电路实验箱扩展板。 3、双踪示波器，数字万用表。 4、芯片74LS00、74LS04、74LS10、74LS74(或CC4013)、74LS112(或CC4027)。 四、实验内容及实验步骤 1、测试基本S触发器的逻辑功能 按图12-1，用两个与非门组成基本S触发器，输入端5、R接逻辑电平 输出插孔（拨位开关输出端），输出端Q和O接逻辑电平显示输入插孔（发光 二极管输入端瑞)，测试它的逻辑功能并画出真值表将实验结果填入表内。 将两个与非门换成两个或非门，要求同上，测试它的逻辑功能并画出真值 表将实验结果填入表内。 2、测试JK触发器74LS112的逻辑功能 (1)测试JK触发器的复位、置位功能 任取一个JK触发器，R。、S。、J、K端接逻辑电平输出插孔，CP接单次 脉冲源，输出端Q和O接逻辑电平显示输入插孔。要求改变R。、S。(J、K 和CP处于任意状态)，并在R,=0(S。=1)或S。=0(R=1)作用期间任意改 变J、K和CP的状态，观察Q和夏的状态，自拟表格并记录之。 (2)测试JK触发器的逻辑功能 不断改变J、K和CP的状态，观察Q和豆的状态变化，观察触发器状态 更新是否发生在CP的下降沿，记录之。 (3)将JK触发器的J、K端连在一起，构成T触发器 在CP端输入1z连续脉冲，观察Q端的变化，用双踪示波器观察CP、Q和 豆的波形，注意相位关系，描绘之。 (4)JK触发器转换成D触发器 按图12-4连线，方法与步骤同上，测试D触发器的逻辑功能并画出真值 表将实验结果填入表内。 2、RS基本触发器的应用举例 -59-
数字逻辑电路 - 59 - 三、实验设备与器材 1、数字逻辑电路实验箱。 2、数字逻辑电路实验箱扩展板。 3、双踪示波器，数字万用表。 4、芯片 74LS00、74LS04、74LS10、74LS74（或 CC4013）、74LS112（或 CC4027）。 四、实验内容及实验步骤 1、测试基本 RS 触发器的逻辑功能 按图 12-1，用两个与非门组成基本 RS 触发器，输入端 S 、 R 接逻辑电平 输出插孔（拨位开关输出端），输出端 Q 和 Q 接逻辑电平显示输入插孔（发光 二极管输入端），测试它的逻辑功能并画出真值表将实验结果填入表内。 将两个与非门换成两个或非门，要求同上，测试它的逻辑功能并画出真值 表将实验结果填入表内。 2、测试 JK 触发器 74LS112 的逻辑功能 （1）测试 JK 触发器的复位、置位功能 任取一个 JK 触发器， RD 、 D S 、J、K 端接逻辑电平输出插孔，CP 接单次 脉冲源，输出端 Q 和 Q 接逻辑电平显示输入插孔。要求改变 RD 、 D S （J、K 和 CP 处于任意状态），并在 RD =0（ D S =1）或 D S =0（ RD =1）作用期间任意改 变 J、K 和 CP 的状态，观察 Q 和 Q 的状态，自拟表格并记录之。 （2）测试 JK 触发器的逻辑功能 不断改变 J、K 和 CP 的状态，观察 Q 和 Q 的状态变化，观察触发器状态 更新是否发生在 CP 的下降沿，记录之。 （3）将 JK 触发器的 J、K 端连在一起，构成 T 触发器 在 CP 端输入 1Hz 连续脉冲，观察 Q 端的变化，用双踪示波器观察 CP、Q 和 Q 的波形，注意相位关系，描绘之。 （4）JK 触发器转换成 D 触发器 按图 12-4 连线，方法与步骤同上，测试 D 触发器的逻辑功能并画出真值 表将实验结果填入表内。 2、RS 基本触发器的应用举例
数字逻辑电路 33 图12-5去抖动电路图 上图是由基本S触发器构成的去抖动电路开关，它是利用基本RS触发 器的记忆作用来消除开关震动带来的影响。参考有关资料分析其工作原理，自 己在扩展板上搭建电路来验证该去抖动电路的功能， 3、测试双D触发器74LS74的逻辑功能 ()测试D触发器的复位、置位功能 测试方法与步骤同实验内容2(1)，只是它们的功能引脚不同，相关的 管脚分布参见附录，自拟表格记录。 (2)测试D触发器的逻辑功能 D 8 O Q”=0 g=1 0 0变1 1变0 0变1 1变0 按上表要求进行测试，并观察触发器状态是否发生在CP脉冲的上升 沿（即由0变1），记录之。 五、实验预习要求 1.复习有关触发器内容，熟悉有关器件的管脚分配。 2.列出各触发器功能测试表格。 60
数字逻辑电路 - 60 - 图 12-5 去抖动电路图 上图是由基本 RS 触发器构成的去抖动电路开关， 它是利用基本 RS 触发 器的记忆作用来消除开关震动带来的影响。参考有关资料分析其工作原理，自 己在扩展板上搭建电路来验证该去抖动电路的功能， 3、 测试双 D 触发器 74LS74 的逻辑功能 ⑴测试 D 触发器的复位、置位功能 测试方法与步骤同实验内容 2（1），只是它们的功能引脚不同，相关的 管脚分布参见附录，自拟表格记录。 ⑵ 测试 D 触发器的逻辑功能 D CP n 1 Q + n Q =0 n Q =1 0 0 变 1 1 变 0 1 0 变 1 1 变 0 按上表要求进行测试，并观察触发器状态是否发生在 CP 脉冲的上升 沿（即由 0 变 1），记录之。 五、实验预习要求 1．复习有关触发器内容，熟悉有关器件的管脚分配。 2．列出各触发器功能测试表格