第一章VHDL的程序结构和软件操作 1-1 VHDL程序的基本结构 1-2软件操作—Max+plusⅡ的操作 第二章 VHDL语言要素 第三章 VHDL顺序语句 第四章 VHDL并行语句 4.1 并行语句概述 4.2 并行信号赋值语句 4.3 进程语句(process) 4.4 元件例化语句 4.5 生成语句(for-generate) 第五章 组合逻辑电路的设计和分析 5.1 概述 5.2 编码器 5.3 译码器 5.4 简单数字显示系统 5.5 其它 第六章 时序逻辑电路的设计和分析 6.2 触发器 6.3 计数器 6.4 分频器 6.5 寄存器 6.1 概述
文件格式: PPT大小: 7.25MB页数: 200
4.1编码器 4.2译码器 4.3数据选择器 4.4数值比较器 4.5加法器
文件格式: PPT大小: 421.5KB页数: 48
6.1时序逻辑电路的基本概念 6.2时序逻辑电路的一般分析方法 6.3计数器 6.4数码寄存器与移位寄存器 6.5时序逻辑电路的设计方法
文件格式: PPT大小: 1.05MB页数: 84
第八章脉冲波形的产生与整形 8.1集成555定时器 8.2施密特触发器 8.3多谐振荡器 8.4单稳态触发器
文件格式: PPT大小: 355KB页数: 41
第五章触发器 5.1基本触发器 5.2主从触发器 5.3边沿触发器 5.4集成触发器
文件格式: PPT大小: 650.5KB页数: 51