四、触发器逻辑功能 触发器是构成时序电路的基本单元电路。按照触发器 逻辑功能的不同，触发器又可分为S功能触发器、JK 功能触发器，D功能触发器、功能触发器等 1、RS触发器 特征方程、状态图如下。 S=1R=0 S=0 S=x Qn+i =S+RO R=x R=0 R3=0 S=0R=1 2、K触发器（见下页）
四、触发器逻辑功能 触发器是构成时序电路的基本单元电路。按照触发器 逻辑功能的不同，触发器又可分为RS功能触发器、JK 功能触发器，D功能触发器、T功能触发器等 1、RS触发器 特征方程、状态图如下。 2、JK触发器（见下页）
JK触发器 凡在时钟信号作用下逻辑功能符合表13.1.4所规 定的逻辑功能者，叫做JK触发器 特征方程、状态图；真值表、激励表。 on K On+1 0 0 0 Qn+i=70m+on 0 0 1 0 0 1 0 1 0 1 1 1 1 0 0 1 1 0 0 J=1K=× 1 1 0 1 1 1 1 0 J=0 K=0 Q On+1 K K=X 】=X 0 0 0 0 1 1 J=×K=1 1 0 1 1 1 X 0
JK触发器 • 凡在时钟信号作用下逻辑功能符合表13.1.4所规 定的逻辑功能者，叫做JK触发器 • 特征方程、状态图；真值表、激励表
3、D触发器 凡在时钟信号作用下逻辑功能符合表13.1.3（下表)所规定的 逻辑功能者，叫做D触发器。 On+1 0 0 0 0 1 1 D=1 1 0 0 1 1 1 D=0 D=1 特征方程： D=0 Qn+1=D状态图如右 可知，当输入信号D=1时，Qn+1=1;当输入信号D=0, Qn+1=0;因此，D触发器具有置0、置1两种功能；保持功能 则是通过控制状态转移的控制信号是否有效来实现。 D触发器功能简单，应用时无输入约束，因此，应用土分广泛
3、D触发器 凡在时钟信号作用下逻辑功能符合表13.1.3（下表）所规定的 逻辑功能者，叫做D触发器。 特征方程： Qn+1=D 状态图如右 可知，当输入信号D=1时，Qn+1=1；当输入信号D=0， Qn+1=0；因此，D触发器具有置0、置1两种功能；保持功能 则是通过控制状态转移的控制信号是否有效来实现。 D触发器功能简单，应用时无输入约束，因此，应用十分广泛
三、边沿触发器 Name: 25.0ms 50.0ms 的一次变 CP 化问 w-S 便出现了 边沿 R 边 Q 边沿触发 控制 如上图所示为上升沿触发的RS触发器。由 于触发器只在CP信号上升沿到来时接收输入 信号，因此，触发器状态为1
为了克服主从JK触发器主触发器的一次变 化问题，增强电路工作的可靠性，便出现了 边沿触发器。 边沿触发器的电路形式较多，但边沿触发 控制的特点却是相同的。 如上图所示为上升沿触发的RS触发器。由 于触发器只在CP信号上升沿到来时接收输入 信号，因此，触发器状态为1。 三、边沿触发器
2、时序电路 电路在任一时刻输出的逻辑值不仅取决于该时刻电 路输入的逻辑值，而且还取决于电路的原来状态， 这种电路称为时序逻辑电路。简称时序电路。 可通过下图理解 时序电路通常包含组合 电路和存储电路两个组 组合电路 出 成部分 存储电路的输出状态必 W 须反馈到组合电路的输 入端，与输入信号一起， 存储单元 共同决定组合逻辑电路 的输出
2、时序电路 电路在任一时刻输出的逻辑值不仅取决于该时刻电 路输入的逻辑值，而且还取决于电路的原来状态， 这种电路称为时序逻辑电路。简称时序电路。 可通过下图理解 时序电路通常包含组合 电路和存储电路两个组 成部分 存储电路的输出状态必 须反馈到组合电路的输 入端，与输入信号一起， 共同决定组合逻辑电路 的输出