电子科技大学：《集成电子学 Integrated Electronics》课程教学资源（课件讲稿）第三章 VLSI集成物理（2/2）

根据克希霍夫电压定律，围绕中间回路电压降的累加为 v(=,1)=i(E,1)RAz+LAz )+ v(1A- 8t 8z 整理得 O _=Ri+L oi 8 8t 根据克希霍夫电流定律，在图中B点的电流累加可表示为 i(2,t)=(2+z,t)G△z+C△ a2+,0+i(e+△z,) 2t ahe+ce小-++ 整理得 &i-Gv+C v 0 最后的电压和电流形式的传输线方程为

          z z v z t v z t t i z t v z t i z t R z L z            , , , , , t i Ri L z v                            Z t i z t z i z t z v z t v z t t z G z C z t v z t v z t i z z t t v z z t i z t v z z t G z C z                                             , , , , , , , , , , t v Gv C z i        根据克希霍夫电压定律，围绕中间回路电压降的累加为 整理得 根据克希霍夫电流定律，在图中B点的电流累加可表示为 整理得 最后的电压和电流形式的传输线方程为

0z2 =RGv+(RC+LG) t2 0i RGy+(RC+LG) 02i 0z2 所有这些传输线方程都适用于一般瞬态解。传输线上 的电压和电流是位置z和时间的函数。 ·1无损传输线 fale1+CL(0.45R +0.25Z0) ·2有损传输线 tac=t+0.693C(rL+0.65Rn+0.36Z) 其中， 为传输线的特征阻抗，R。为信号源内阻；t是 信号飞跃导线时间(Time of flight);CL是导线的容性负载

• 1 无损传输线 • 2 有损传输线   2 2 2 2 t v LC t v RGv RC LG z v             2 2 2 2 t i LC t i RGv RC LG z i           所有这些传输线方程都适用于一般瞬态解。传输线上 的电压和电流是位置z和时间t的函数。 其中， 为传输线的特征阻抗，Rtr 为信号源内阻；t f是 信号飞跃导线时间（Time of flight）; CL 是导线的容性负载

不论是RC传输线，还是RLC传输线，其互连时延主要由 以下两个部分组成 1)信号到达终端负载的时间；2)容性负载充电时间。 对于互连电阻占支配的互连线，其互连时延可以用RC模 型表示 =0.377cL+0.693RncL+0.693Cz×(l+0.65Rn+0.36Z) 若互连线是互连电感占主导地位，互连时延采用RLC模 型，其表达式为： tae=tr+0.693C(rL+0.65Rn+0.36Z)

• 对于互连电阻占支配的互连线，其互连时延可以用 RC 模 型表示 • 若互连线是互连电感占主导地位，互连时延采用 RLC 模 型，其表达式为： 不论是 RC 传输线，还是 RLC 传输线，其互连时延主要由 以下两个部分组成 1）信号到达终端负载的时间；2）容性负载充电时间

时延优化技术 。1插入缓冲器(Repeater)技术 插入中继缓冲器是减少长导线传播延时最常用的设计方法， 一般由级联的反相器构成。 插入缓冲器能够恢复电位，阻止互连线上电容的累加效应， 使延迟与互连长度成线性关系降低延迟。它逻辑上不负担任 何功能，主要用于增强长连线的驱动能力与减少线上时延 线长为L的二端连线，从源到漏的时延可以表示为 T=0.38rcL+0.693(C+cR)L+0.693CzRa 互连延时随线长而迅速上升。互连时延是线长L的二次函数。 当电路规模增大时，连线长度逐渐增加，互连延时随线长而迅 速上升。 互连线模型

时延优化技术 • 1 插入缓冲器（Repeater）技术 插入中继缓冲器是减少长导线传播延时最常用的设计方法， 一般由级联的反相器构成。 插入缓冲器能够恢复电位，阻止互连线上电容的累加效应， 使延迟与互连长度成线性关系降低延迟。它逻辑上不负担任 何功能，主要用于增强长连线的驱动能力与减少线上时延。 线长为 L 的二端连线，从源到漏的时延可以表示为 互连延时随线长而迅速上升。互连时延是线长 L 的二次函数。 当电路规模增大时，连线长度逐渐增加，互连延时随线长而迅 速上升

假设每隔距离插入一个缓冲器，如图所示，则共要插入= L个缓冲器，此时从源到漏的时延可以表示为 ，=5+0m-101+。=(-11+s+ 插入缓冲器的互连线模型 式中，t、是源到第一个缓冲器时延，t是最后一个缓冲器到 漏的时延。t是两个缓冲器之间的时延。 对于插入的缓冲器， 可以等效为输出电阻R与本征电容C 形式， R= J-sCd 其中，R与C分别表示最小尺寸缓冲器的输出电阻与本征电 容，s是尺寸系数

假设每隔距离l插入一个缓冲器，如图 所示，则共要插入n = L /l个缓冲器，此时从源到漏的时延可以表示为 式中，t S是源到第一个缓冲器时延，t D是最后一个缓冲器到 漏的时延。t 是两个缓冲器之间的时延。 对于插入的缓冲器，可以等效为输出电阻R 与本征电容C 形式， 其中，R d与C d分别表示最小尺寸缓冲器的输出电阻与本征电 容， s 是尺寸系数