5.1锁存器 四，D锁存器 RS锁存器的缺点：输出有不定状态。 为此将R、S端用一非门反相，变成 一个输入端D端。 D锁存器的功能表 00 功能 0× 不变 保持 10 01 置0 11 10 置1 逻辑符号 设：D=1 d 设：D=0 机电学院电气工程系 上一页下一页 回目录 退出
机电学院电气工程系 上一页 下一页 回目录 退出 四．D锁存器 RS锁存器的缺点：输出有不定状态。 设：D=1 1 0 1 0 1 设：D=0 0 1 0 1 0 为此将R、S端用一非门反相，变成 一个输入端D端。 D锁存器的功能表 Q Q 置0 置1 0 1 1 0 1 0 1 1 0 × 不变 保持 E D 功能 1D Q Q C1 E 逻辑符号 5.1锁存器 S 1 G E G G2 4 & 6 Q & D 5 & G & G1 3 R G 1 Q
5.1锁存器 波形图 已知D锁存器的输入波形， 画出输出波形图。 锁存 透明 锁存 透明 锁存 当E=0时，Q状态被锁存。 当E=1时，Q总是随着D状态的变化而变换。 所以D锁存器又被称为“透明锁存器”。 必，机电学院电气工狂系 上一页下一页回目录 退出
机电学院电气工程系 上一页 下一页 回目录 退出 2 E 1 D Q 波形图 已知D锁存器的输入波形， 画出输出波形图。 锁存 透明 锁存 透明 锁存 当E＝0时，Q状态被锁存。 当E＝1时，Q总是随着D状态的变化而变换。 所以D锁存器又被称为“透明锁存器”。 5.1锁存器 S 1 G E G G2 4 & 6 Q & D 5 & G & G1 3 R G 1 Q
5.1锁存器 锁存器的应用—计算机输出口 当计算机需要向外部端口输出数据时，首先在数据线上给出需要输 出的数据，然后给出一个高电平的锁存脉冲E,该脉冲将数据线上 的数据锁存到D锁存器。 0 锁存脉冲 1D 数据总线 D1 机电学院电气工程系 上一页 下一页 回目录 退出
机电学院电气工程系 上一页 下一页 回目录 退出 . Q C1 0 E Q Q . C1 Q Q C1 7 1D 1D 1 Q 0 D D 1 1D D7 锁存器的应用——计算机输出口 当计算机需要向外部端口输出数据时，首先在数据线上给出需要输 出的数据，然后给出一个高电平的锁存脉冲E，该脉冲将数据线上 的数据锁存到D锁存器。 数据总线 锁存脉冲 5.1锁存器
5.21 触发器 一、时钟信号与触发器 下降沿 上升沿 1.时钟信号— 跳变沿有效 当由0跳变成1，称为上升沿。 当由1跳变成0，称为下降沿。 2.空翻—在一个E周期内多于一次的翻转 刘 只在时钟信号跳变沿改变 状态且没有空翻的记忆元 件称为触发器。 有效翻转 空翻 触发器的结构 在锁存器的基础上加上适当的控制线或控制电路。 心机电学院电气工程紧 上一页下一页回目最 退出
机电学院电气工程系 上一页 下一页 回目录 退出 5.2 触发器 一、时钟信号与触发器 1. 时钟信号——跳变沿有效 当由0跳变成1，称为上升沿。 当由1跳变成0，称为下降沿。 上升沿 下降沿 2. 空翻——在一个E周期内多于一次的翻转 2 E 1 D Q 有效翻转 空翻 只在时钟信号跳变沿改变 状态且没有空翻的记忆元 件称为触发器。 触发器的结构——在锁存器的基础上加上适当的控制线或控制电路
5.2触发器 二、主从RS触发器 1.电路结构 由两级门控RS锁存器串联组成。 CP与CP'互补，使两个锁存器轮流工作。 从锁存器 1R C1 1S 0 Q CP 1 主锁存器 IR C1 CP 下降沿 触发 机电学院电气工程系 上-页 下一页 回目录 退出
机电学院电气工程系 上一页 下一页 回目录 退出 二、主从RS触发器 由两级门控RS锁存器串联组成。 CP 与CP’互补，使两个锁存器轮流工作。 1．电路结构 CP ┌ ┌ Q C1 1S Q 1R 1R C1 1S 1R C1 1S R 1 CP 从锁存器 Q' Q' Q Q S CP' 主锁存器 5.2 触发器 下降沿 触发