数字电子技术Digital Eleetronics Technolo 第五章记忆单元电路 石阿子大学《煞字电子枝术》裸程组 电 话：0993-2057237 电子邮精：rl mac@shzu.edu.cn 机电学院电气工程 上一页下一页回目录 退出
机电学院电气工程系 上一页 下一页 回目录 退出 第五章 记忆单元电路 数字电子技术Digital Electronics Technology 石河子大学《数字电子技术》课程组 电 话：0993-2057237 电子邮箱：rl_mac@shzu.edu.cn
5.1锁存器 5.2触发器 5.3集成锁存器与触发器 5.4锁存器与触发器的VHDL描述 机电学院电气工程系 上一凤 下一页 回目录 退出
机电学院电气工程系 上一页 下一页 回目录 退出 5.2 触发器 5.3 集成锁存器与触发器 5.1 锁存器 5.4 锁存器与触发器的VHDL描述
5.1 锁存器 一、具有记忆功能的双稳态元件 电路结构：由两个非门交叉连接而成。 电路特点：有两个互补的输出端：Q和Q 有两个稳定的状态。 定义： 当0=1，Q=0,氵 称为“1”状态 Q 当0=0， =1,称为“0状态， 两个状态都能够自维持，称为“自锁”或“锁存”。 “记忆”功能 电路一旦进入了“1状态”或“0状态”，无需输入信 号，只要不断电，其状态会被长久的记住。 机电学院电气工程系 上页下一页 回目录 退出
机电学院电气工程系 上一页 下一页 回目录 退出 5.1 锁存器 一、具有记忆功能的双稳态元件 电路结构:由两个非门交叉连接而成。 G G Q Q 2 1 1 1 电路特点:有两个互补的输出端:Q和 有两个稳定的状态。 Q 定义: 当Q=1, =0，称为“1”状态 ， 当Q=0, =1，称为“0”状态， Q Q 两个状态都能够自维持，称为“自锁”或“锁存”。 “记忆”功能——电路一旦进入了“1状态”或“0状态”，无需输入信 号，只要不断电，其状态会被长久的记住
5.1锁存器 二、用与非门组成的RS锁存器 1.电路结构：增加两个输入端 R:置0输入端 S:置1输入端 逻辑符号 低电平有 置0端 置1端 效 机电学院电气工程系 上一页下一页 回目录 退出
机电学院电气工程系 上一页 下一页 回目录 退出 二、 用与非门组成的RS锁存器 1. 电路结构: 增加两个输入端 R: 置0输入端 S: 置1输入端 置0端 置1端 低电平有 效 5.1锁存器 R G & G Q 2 Q & 1 S Q S Q R 逻辑符号
5.1锁存器 (2)逻辑功能 2"1s0 =SRO =S+RO R称为置0输入端 输出 低电平有效 (原态) (次态) (现态) 功能表 R S On O1 功能 00 0 1 1 0 置0 1 0 0 0 1 0 置0端 置1端 心，机电学院电气工狂系 上一页 下一页 回目绿 退出
机电学院电气工程系 上一页 下一页 回目录 退出 （2）逻辑功能 R S Qn Qn+1 功能 功能表 0 1 1 1 0 0 置0 0 0 R称为置0输入端 低电平有效 0 1 0 1 1 0 0 1 1 1 0 1 0 0 0 1 Q = SQ = SRQ = S + RQ 输出 输出 （次态） n n+1 （原态） （现态） 置0端 置1端 0态 5.1锁存器 R G & G Q 2 Q & 1 S