改进了宽摆幅运放偏置电路，与系统中各运放都能获得更好的匹配。 6)从传递函数的角度建立了流水线型模数转换器的Matlab系统级模型， 并引入了诸如电容失配、噪声、运放单位增益带宽、运放压摆率、时钟 抖动以及比较器失调等非理想因素影响，从而指导电路设计。模型仿真 结果与流片结果契合。 7)在SMIC0.18-μm、1.8V电源电压、单层多晶硅六层金属的标准CMOS 工艺下完成了一款10bit80MSps的流水线型模数转换器的电路设计、 版图布局、仿真验证以及芯片测试等工作。 采用这种新型双输入开关内置运放共享的MDAC结构可以在不增加额外时 钟、功耗、面积的条件下，消除多种制约MDAC精度的误差来源，从而有效提 高系统精度。 此外，基于双输入开关内置运放的良好隔离特性，对电路进行进一步的优化 和改进，令采样保持电路与第一级MDAC共享运放，从而完全避免运放功耗的 额外消耗，继续显著降低系统功耗。 流片测试结果显示，本论文设计的10-bit80MSps模数转换器有效位(ENOB) 可以达到9.69bit,无杂散动态范围(SFDR)可以达到76dB,并且在整个奈奎斯 特带宽内都保持着9.62bit以上的ENOB。当输入信号超过奈奎斯特频率，甚至 接近采样频率时，ENOB仍可以达到超过9.47bit的精度。此外，当采样频率提 高到100MSps时，仍可以达到超过9.1bit的有效位。芯片核心功耗为28mW, 性能系数(FOM)为0.42pJ/step。其中ENOB和SFDR两项指标优于近几年收录 在JSSC、ISSCC和CICC等国际顶级期刊会议上相同分辨率流水线模数转换器 的研究成果，FOM达到了这些研究成果中的较高水平，能够实现低功耗高精度 的数字视频及SOC嵌入式应用。 关键词：流水线模数转换器，低功耗，高精度，采样保持电路，运放共享，双输 入，开关内置，MDAC,栅压自举开关，底极板采样，数字校正，Matlab模型 中图分类号：TN432 X
x 改进了宽摆幅运放偏置电路，与系统中各运放都能获得更好的匹配。 6) 从传递函数的角度建立了流水线型模数转换器的 Matlab 系统级模型， 并引入了诸如电容失配、噪声、运放单位增益带宽、运放压摆率、时钟 抖动以及比较器失调等非理想因素影响，从而指导电路设计。模型仿真 结果与流片结果契合。 7) 在 SMIC 0.18-µm、1.8V 电源电压、单层多晶硅六层金属的标准 CMOS 工艺下完成了一款 10 bit 80 MSps 的流水线型模数转换器的电路设计、 版图布局、仿真验证以及芯片测试等工作。 采用这种新型双输入开关内置运放共享的 MDAC 结构可以在不增加额外时 钟、功耗、面积的条件下，消除多种制约 MDAC 精度的误差来源，从而有效提 高系统精度。 此外，基于双输入开关内置运放的良好隔离特性，对电路进行进一步的优化 和改进，令采样保持电路与第一级 MDAC 共享运放，从而完全避免运放功耗的 额外消耗，继续显著降低系统功耗。 流片测试结果显示，本论文设计的 10-bit 80 MSps 模数转换器有效位(ENOB) 可以达到 9.69 bit，无杂散动态范围(SFDR)可以达到 76 dB，并且在整个奈奎斯 特带宽内都保持着 9.62bit 以上的 ENOB。当输入信号超过奈奎斯特频率，甚至 接近采样频率时，ENOB 仍可以达到超过 9.47 bit 的精度。此外，当采样频率提 高到 100MSps 时，仍可以达到超过 9.1 bit 的有效位。芯片核心功耗为 28mW， 性能系数(FOM)为 0.42pJ/step。其中 ENOB 和 SFDR 两项指标优于近几年收录 在 JSSC、ISSCC 和 CICC 等国际顶级期刊会议上相同分辨率流水线模数转换器 的研究成果，FOM 达到了这些研究成果中的较高水平，能够实现低功耗高精度 的数字视频及 SOC 嵌入式应用。 关键词：流水线模数转换器，低功耗，高精度，采样保持电路，运放共享，双输 入，开关内置，MDAC，栅压自举开关，底极板采样，数字校正，Matlab 模型 中图分类号：TN432
Abstract Pipelined analog-to-digital converter(ADC)is widely used in the systems of image signal processing,base stations and digital video,fast Ethernet,ect. For hand-held mobile terminals,low power devices play a vital role for the life of the battery.At the same time,as people demanding of sensory experiences such as sound,picture quality have become increasingly and the requirement of more detailed information,design has become a very important aspect.Low power consump-tion usually tends to reduce the accuracy while high accuracy is often needed to increase the cost of power.Thus,how to achieve high accuracy and low power consumption simultaneously has become a hot research spot. This work focuses on the high accuracy and low-power pipelined ADC for digital video system.The opamp-sharing technology is used to achieve low power consumption at the cost of the resolution reduction,since the conventional opamp-sharing ADC has some serious problems.To get rid of these problems,an new architechture of MDAC was proposed to improve the system accuracy.A Matlab model of pipelined ADC which guide the actual circuit design is structured,variety of non-ideal factors are involved in the behavioral simulation.By using this MDAC,this work presents the transistor level of pipelined ADC.Finally,layout and chip testing are described. The specific research contributions of this work include: 1)Starting from reducing the power consumption of the opamp, telescopic opamp was selected for its lowest power consumption.More methods such as opamp-sharing between successive stage and stage-scaling -down were adopted to achieve low-power design. 2)To get rid of the problems of memory effect,successive stage crosstalk, charge injection and clock feedthrough,a switch-embedded MDAC with dual NMOS differential input pairs current-reuse OTA is proposed. 3)The dual NMOS differential input pairs was proposed to eliminate the memory effect.Since both input pairs are reset to a common-mode input voltage alternately,the memory effect is completely eliminated without any additional clock phase. 4)By embedding the opamp-sharing switches into OTA,the effect of the inter-stage crosstalk path,charge injection,clock feedthrough and the offset introduced by parasitic resistance of opamp-sharing switches ware eliminated and does not affect the signal settling accuracy.The embedded switches only consumed about 30mV of votage margin,so not affect the opamp's output
xi Abstract Pipelined analog-to-digital converter (ADC) is widely used in the systems of image signal processing, base stations and digital video, fast Ethernet, ect. For hand-held mobile terminals, low power devices play a vital role for the life of the battery. At the same time, as people demanding of sensory experiences such as sound, picture quality have become increasingly and the requirement of more detailed information, design has become a very important aspect. Low power consump- tion usually tends to reduce the accuracy while high accuracy is often needed to increase the cost of power. Thus, how to achieve high accuracy and low power consumption simultaneously has become a hot research spot. This work focuses on the high accuracy and low-power pipelined ADC for digital video system. The opamp-sharing technology is used to achieve low power consumption at the cost of the resolution reduction, since the conventional opamp-sharing ADC has some serious problems. To get rid of these problems, an new architechture of MDAC was proposed to improve the system accuracy. A Matlab model of pipelined ADC which guide the actual circuit design is structured, variety of non-ideal factors are involved in the behavioral simulation. By using this MDAC, this work presents the transistor level of pipelined ADC. Finally, layout and chip testing are described. The specific research contributions of this work include: 1) Starting from reducing the power consumption of the opamp , telescopic opamp was selected for its lowest power consumption. More methods such as opamp-sharing between successive stage and stage-scaling -down were adopted to achieve low-power design. 2) To get rid of the problems of memory effect, successive stage crosstalk, charge injection and clock feedthrough, a switch-embedded MDAC with dual NMOS differential input pairs current-reuse OTA is proposed. 3) The dual NMOS differential input pairs was proposed to eliminate the memory effect. Since both input pairs are reset to a common-mode input voltage alternately, the memory effect is completely eliminated without any additional clock phase. 4) By embedding the opamp-sharing switches into OTA, the effect of the inter-stage crosstalk path, charge injection, clock feedthrough and the offset introduced by parasitic resistance of opamp-sharing switches ware eliminated and does not affect the signal settling accuracy. The embedded switches only consumed about 30mV of votage margin, so not affect the opamp's output
swing. 5)The two-phase non-overlapping clock is always used in a pipelined ADC but is not suitable for controlling the opamp-sharing switches in the proposed OTA.To achieving a well matching,a optimized stable high-swing bias circuit is employed for the OTA. 6)Based on the signal transfer function,A Matlab model of pipelined ADC is structured to guide the circuit design.By involved the effect of many non-ideal factors such as mismatch,noise,GBW,slew rate,jitter and offset, this model is reasonable according the silicon results. 7)In the SMIC 0.18-um,1.8V supply voltage,single-poly six-metal standard CMOS process,the circuit and layout design,simulation and chip testing of a 10 bit 80MSps pipelined ADC are completed. By using the proposed switch-embedded opamp-sharing MDAC based on a dual NMOS input pairs current-reuse opamp,an improved accuracy is achieved without any additional power and area consumption and clock phase. Further more,built on the good isolation characteristic of the dual-input switch-emmbeded opamp,a new circuit structure of opamp-sharing between S/H circuit and the first MDAC stage was proposed to significantly reduce power consumption by avoiding the extra power consumption of opamp. The ADC achieves a peak ENOB of 9.69 bit and a peak SFDR of 76 dB, while maintaining more than 9.6 ENOB for the full Nyquist input bandwidth. When input frequency is close to sample rate,the ADC still maintains 9.47 ENOB.When sample rate rises to 100MHz,there is still 9.1 ENOB.The chip consumes 28mW an FOM achieves 0.42 pJ/step.The measured SNDR and SFDR are better than other recently published works of 10-bit pipelined ADCs on JSSC,ISSCC and CICC,and FOM has achieved a higher level.This work can be used in low power consumption and high accuracy digital video system an embedded in applications of SOC. Key words:pipelined ADC,low power,high accuracy,S/H,opamp-sharing, dual-input,switch-emmbedded,MDAC,gate voltage bootstrapped switch, bottom plate sampling,digital calibration,Matlab model CLC Number:TN432 xili
xii swing. 5) The two-phase non-overlapping clock is always used in a pipelined ADC but is not suitable for controlling the opamp-sharing switches in the proposed OTA. To achieving a well matching, a optimized stable high-swing bias circuit is employed for the OTA. 6) Based on the signal transfer function, A Matlab model of pipelined ADC is structured to guide the circuit design. By involved the effect of many non-ideal factors such as mismatch, noise, GBW, slew rate, jitter and offset, this model is reasonable according the silicon results. 7) In the SMIC 0.18-μm, 1.8V supply voltage, single-poly six-metal standard CMOS process, the circuit and layout design, simulation and chip testing of a 10 bit 80MSps pipelined ADC are completed. By using the proposed switch-embedded opamp-sharing MDAC based on a dual NMOS input pairs current-reuse opamp, an improved accuracy is achieved without any additional power and area consumption and clock phase. Further more, built on the good isolation characteristic of the dual-input switch-emmbeded opamp, a new circuit structure of opamp-sharing between S/H circuit and the first MDAC stage was proposed to significantly reduce power consumption by avoiding the extra power consumption of opamp. The ADC achieves a peak ENOB of 9.69 bit and a peak SFDR of 76 dB, while maintaining more than 9.6 ENOB for the full Nyquist input bandwidth. When input frequency is close to sample rate, the ADC still maintains 9.47 ENOB. When sample rate rises to 100MHz, there is still 9.1 ENOB. The chip consumes 28mW an FOM achieves 0.42 pJ/ step. The measured SNDR and SFDR are better than other recently published works of 10-bit pipelined ADCs on JSSC, ISSCC and CICC, and FOM has achieved a higher level. This work can be used in low power consumption and high accuracy digital video system an embedded in applications of SOC. Key words: pipelined ADC, low power, high accuracy, S/H, opamp-sharing, dual-input, switch-emmbedded, MDAC, gate voltage bootstrapped switch, bottom plate sampling, digital calibration, Matlab model CLC Number: TN432
第一章前言 第一章前言 1.1论文研究背景和动机 模数转换器，顾名思义，是用来将模拟信号转化为数字信号。作为真实世界 与数字世界的纽带，模数转换器在很多现代数字处理系统等领域都有着不可替代 的作用。 众所周知，自然界真实的信号都是以模拟的形态存在的，包括听到的声音、 看到的画面和感受到的触觉温度等等，甚至在数字领域，受到储存或传输条件的 限制，一些数字信号也会呈现出模拟的形态，比如硬盘里数据的读取、远距离信 号的传输等等。模数转换器正是将这些模拟信号转化为数字信号的接口，从而使 这些模拟信号可以在数字世界里得到记录和处理。 以数字高清电视系统为例，对于高清视频的要求是当在与屏幕一定距离所看 到的画面应当达到与真实情景相同的色彩和清晰度。以隔行扫描16：9高宽比的 高清数字电视1920×1035i格式为例。系统具有60Hz的场频。数字采取双通道 数据处理，其中一个数字数据流输入74.25MHz采样的数字化亮度信号()，因 此需要一路10位分辨率采样频率80MHz左右的模数转换器来表示此视频信 息；另一个通道传输时分多路复用的CB和C信号，也同样需要用到10位分 辨率74.25MHz采样的模数转换器。 在各种模数转换器系统架构中，流水线型模数转换器由于其分段转换、流水 作业的结构特点，在实现较高分辨精度的模数转换时仍然能保持较高的速度和较 低的功耗，适合于系统集成，主流转换率可以达到200MS即s以上，分辨率可以 达到8~14bt。因此对于数字视频领域所要求的精度和采样频率而言，流水线型 模数转换器无疑是最佳的选择。并且，流水线结构的模数转换器具有很高的设计 自由度和灵活性，在实现速度、功耗和面积等指标间折衷优化等课题上有着广泛 的研究空间。 如今，对于功能越来越丰富的手持移动终端而言，由于受到重量限制，仅能 通过有限的电池提供能量，所以迫切需要低功耗的芯片设计。此外，功耗的增加 会引起芯片发热，从而降低电路的可靠性和使用寿命。芯片升温将引发硅片连线 故障、封装故障、电学参数漂移、电迁移等一系列的故障机制。功耗的急剧增加， 还需要昂贵的封装以及热沉布置，提高了芯片的成本，还会因为冷却设备而增加 额外开支。对面向商用的产品而言，降低了产品的市场竞争力。同时人们对数字
第一章 前言 1 第一章 前言 1.1 论文研究背景和动机 模数转换器，顾名思义，是用来将模拟信号转化为数字信号。作为真实世界 与数字世界的纽带，模数转换器在很多现代数字处理系统等领域都有着不可替代 的作用。 众所周知，自然界真实的信号都是以模拟的形态存在的，包括听到的声音、 看到的画面和感受到的触觉温度等等，甚至在数字领域，受到储存或传输条件的 限制，一些数字信号也会呈现出模拟的形态，比如硬盘里数据的读取、远距离信 号的传输等等。模数转换器正是将这些模拟信号转化为数字信号的接口，从而使 这些模拟信号可以在数字世界里得到记录和处理。 以数字高清电视系统为例，对于高清视频的要求是当在与屏幕一定距离所看 到的画面应当达到与真实情景相同的色彩和清晰度。以隔行扫描 16:9 高宽比的 高清数字电视 1920×1035i 格式为例。系统具有 60 Hz 的场频。数字采取双通道 数据处理，其中一个数字数据流输入 74.25 MHz 采样的数字化亮度信号(Y)，因 此需要一路 10 位分辨率采样频率 80MHz 左右的模数转换器来表示此视频信 息；另一个通道传输时分多路复用的 CB 和 CR 信号，也同样需要用到 10 位分 辨率 74.25 MHz 采样的模数转换器。 在各种模数转换器系统架构中，流水线型模数转换器由于其分段转换、流水 作业的结构特点，在实现较高分辨精度的模数转换时仍然能保持较高的速度和较 低的功耗，适合于系统集成，主流转换率可以达到 200MSps 以上，分辨率可以 达到 8~14 bit。因此对于数字视频领域所要求的精度和采样频率而言，流水线型 模数转换器无疑是最佳的选择。并且，流水线结构的模数转换器具有很高的设计 自由度和灵活性，在实现速度、功耗和面积等指标间折衷优化等课题上有着广泛 的研究空间。 如今，对于功能越来越丰富的手持移动终端而言，由于受到重量限制，仅能 通过有限的电池提供能量，所以迫切需要低功耗的芯片设计。此外，功耗的增加 会引起芯片发热，从而降低电路的可靠性和使用寿命。芯片升温将引发硅片连线 故障、封装故障、电学参数漂移、电迁移等一系列的故障机制。功耗的急剧增加， 还需要昂贵的封装以及热沉布置，提高了芯片的成本，还会因为冷却设备而增加 额外开支。对面向商用的产品而言，降低了产品的市场竞争力。同时人们对数字
高精度、低功耗流水线型模数转换器的研究与设计 媒体音质、画质等体验的要求越来越高，而且对采集和研究自然界信号更为细致 的数据信息量要求，高精度也成了模数转换器系统设计中一个很重要的方面。 1.2国内外研究现状 近几年来，各种实现低功耗和高精度的方法不断被提出。其中降低功耗的方 法主要有时分复用技术、运放共享技术、伪差分运放结构、最佳每级精度分配、 级间按比例缩小、单元模块共享复用以及降低单元模块功耗等等[1-38]。其中 Nagaraj在1997年提出的级间运放共享技术成为目前降低功耗最常用和最有效 的方法2]。这种方法利用每个流水线级仅在半个周期使用运放的特性，在两级流 水线级中（通常是相邻两级）共同使用一个运放，使系统中运放的数量减小了一 半。由于运放的功耗占整个系统的绝大部分，从而可以降低接近50%的系统功 耗。 而实现高精度的方法主要有元件匹配校准、相关双采样、底极板采样、栅压 自举开关、电容交换、误差平均等39-47)。其中Lewis在1992年提出的每级 1.5bit的数字校正算法39]通过增加少量比较器等电路的代价，可以在很大程度 上消除比较器失调的影响，从而极大地提高模数转换器的精度。 相对于数字校正算法不会增加很多功耗来说，级间运放共享技术却会很大程 度上影响电路的精度。因为在传统的运放共享结构中，存在着由于运放输入管无 法复位所导致的记忆效应，以及由运放共享开关的寄生电容导致的级间信号串扰 通路，此外运放共享开关还引入了电荷注入和时钟馈通效应，这些问题很大程度 上影响了系统精度。 为了克服传统运放共享结构中存在的上述问题，文献[48]中提出了一种增加 隔离开关的方法，通过增加两组隔离开关将运放共享开关的寄生电容接到地，因 此隔断了级间串扰通路。但是添加的开关增大了电荷注入与时钟馈通效应以及串 联电阻，而且采用这个方法并没有解决记忆效应。 文献[49]中采用了一种电流复用技术。在文中设计的套筒式运放中，当 NMOS工作时，PMOS作为负载的同时接到一个固定电压，同样当PMOS工作 时，NMOS接到一个固定电压。这样一来，由于两对输入管分别交替连接固定 电压进行复位，输入管再进行下一次保持操作时，寄生的电荷是一个与输入信号 无关的量，降低了对建立精度的影响。但是由于PMOS的跨导相对较小，因此 在相同电流下，采用PMOS输入的运放性能要降低很多，不能被相邻两级共享， 仅能一、四级共享一个运放，二、三级共享一个运放。因此，采用电流共享的方 法虽然可以消除记忆效应和一定的级间干扰，但是采用PMOS做输入管，实际 上也大大降低了对电流的利用效率，而且由于需要对输入信号电平进行转换，增 加了设计复杂度
高精度、低功耗流水线型模数转换器的研究与设计 2 媒体音质、画质等体验的要求越来越高，而且对采集和研究自然界信号更为细致 的数据信息量要求，高精度也成了模数转换器系统设计中一个很重要的方面。 1.2 国内外研究现状 近几年来，各种实现低功耗和高精度的方法不断被提出。其中降低功耗的方 法主要有时分复用技术、运放共享技术、伪差分运放结构、最佳每级精度分配、 级间按比例缩小、单元模块共享复用以及降低单元模块功耗等等[1-38]。其中 Nagaraj 在 1997 年提出的级间运放共享技术成为目前降低功耗最常用和最有效 的方法[2]。这种方法利用每个流水线级仅在半个周期使用运放的特性，在两级流 水线级中(通常是相邻两级)共同使用一个运放，使系统中运放的数量减小了一 半。由于运放的功耗占整个系统的绝大部分，从而可以降低接近 50%的系统功 耗。 而实现高精度的方法主要有元件匹配校准、相关双采样、底极板采样、栅压 自举开关、电容交换、误差平均等[39-47]。其中 Lewis 在 1992 年提出的每级 1.5bit 的数字校正算法[39]通过增加少量比较器等电路的代价，可以在很大程度 上消除比较器失调的影响，从而极大地提高模数转换器的精度。 相对于数字校正算法不会增加很多功耗来说，级间运放共享技术却会很大程 度上影响电路的精度。因为在传统的运放共享结构中，存在着由于运放输入管无 法复位所导致的记忆效应，以及由运放共享开关的寄生电容导致的级间信号串扰 通路，此外运放共享开关还引入了电荷注入和时钟馈通效应，这些问题很大程度 上影响了系统精度。 为了克服传统运放共享结构中存在的上述问题，文献[48]中提出了一种增加 隔离开关的方法，通过增加两组隔离开关将运放共享开关的寄生电容接到地，因 此隔断了级间串扰通路。但是添加的开关增大了电荷注入与时钟馈通效应以及串 联电阻，而且采用这个方法并没有解决记忆效应。 文献[49]中采用了一种电流复用技术。在文中设计的套筒式运放中，当 NMOS 工作时，PMOS 作为负载的同时接到一个固定电压，同样当 PMOS 工作 时，NMOS 接到一个固定电压。这样一来，由于两对输入管分别交替连接固定 电压进行复位，输入管再进行下一次保持操作时，寄生的电荷是一个与输入信号 无关的量，降低了对建立精度的影响。但是由于 PMOS 的跨导相对较小，因此 在相同电流下，采用 PMOS 输入的运放性能要降低很多，不能被相邻两级共享， 仅能一、四级共享一个运放，二、三级共享一个运放。因此，采用电流共享的方 法虽然可以消除记忆效应和一定的级间干扰，但是采用 PMOS 做输入管，实际 上也大大降低了对电流的利用效率，而且由于需要对输入信号电平进行转换，增 加了设计复杂度