图索引 图2.1模数转换器的功能 .9 图2.2理想3 bit ADC量化特性 10 图2.33 bit ADC非线性特性… 1 图2.4ADC测试平台... .14 图25线性斜波输入下直方图测试.。 ..15 图2.6DNL和NL示意. .16 图2.7正弦波输入下码密度测试..... .16 图2.8采用直方图法测试ADC噪声.。 .17 图3.1流水线模数转换器结构 21 图3.2错位相加操作示意… 25 图3.3标准10bit量化曲线.....… 26 图3.4数字校正原理示意…。 28 图3.5简单的采样保持电路… 29 图3.6沟道电荷注入和时钟馈通效应 30 图3.7底极板采样技术 30 图3.8流水线操作时序示意 31 图39相邻两级之间运放共享结构示意....… 32 图3.10采样时钟抖动造成的误差 38 图3.11不同精度和输入信号频率下对时钟抖动的要求 38 图3.12流水线模数转换器行为级模型 .39 图3.13输入信号与量化结果… .40 图3.14采样保持电路模型.…。 ..40 图3.15采样保持模型参数设置.… 41 图3.16MDAC电路模型......... .42 图3.17子模数转换器模型.42 图3.18MDAC模型参数设置... .43 图3.19模型FFT分析结果 44 图4.1记忆效应分析示意图」 47 图4.2运放共享的MDAC中开关寄生电容串扰通路示意.50 iv
iv 图索引 图 2.1 模数转换器的功能 .......................................................................9 图 2.2 理想 3bit ADC 量化特性............................................................10 图 2.3 3bit ADC 非线性特性................................................................ 11 图 2.4 ADC 测试平台...........................................................................14 图 2.5 线性斜波输入下直方图测试.......................................................15 图 2.6 DNL 和 INL 示意........................................................................16 图 2.7 正弦波输入下码密度测试 ..........................................................16 图 2.8 采用直方图法测试 ADC 噪声.....................................................17 图 3.1 流水线模数转换器结构..............................................................21 图 3.2 错位相加操作示意 .....................................................................25 图 3.3 标准 10bit 量化曲线...................................................................26 图 3.4 数字校正原理示意 .....................................................................28 图 3.5 简单的采样保持电路..................................................................29 图 3.6 沟道电荷注入和时钟馈通效应 ...................................................30 图 3.7 底极板采样技术.........................................................................30 图 3.8 流水线操作时序示意..................................................................31 图 3.9 相邻两级之间运放共享结构示意................................................32 图 3.10 采样时钟抖动造成的误差 ........................................................38 图 3.11 不同精度和输入信号频率下对时钟抖动的要求.........................38 图 3.12 流水线模数转换器行为级模型 .................................................39 图 3.13 输入信号与量化结果................................................................40 图 3.14 采样保持电路模型 ...................................................................40 图 3.15 采样保持模型参数设置............................................................41 图 3.16 MDAC 电路模型......................................................................42 图 3.17 子模数转换器模型 ...................................................................42 图 3.18 MDAC 模型参数设置...............................................................43 图 3.19 模型 FFT 分析结果..................................................................44 图 4.1 记忆效应分析示意图..................................................................47 图 4.2 运放共享的 MDAC 中开关寄生电容串扰通路示意 .....................50
图4.3运放共享开关电荷注入和时钟馈通效应示意图.. .51 图4.4增加隔离开关降低运放共享级间干扰.....… ...52 图4.5电流复用技术运放示意图. 53 图4.6采用电流复用运放共享的流水线结构.. .53 图4.7采用串联双输入的运放结构… .54 图4.8采用双输入对运放共享的MDAC结构示意图 .55 图4.9DAC中开关控制信号时序 55 图4.10双输入套筒式运放....… 56 图4.11不同信号幅值下MDAC建立特性.58 图4.12开关全部关闭时运放的工作状态..… .59 图4.13MDAC中双输入对运放采用的偏置电路. .60 图4.14MDAC中负载均衡SC-CMFB 60 图5.1每级1.5bit带数字校正运放共享的流水线模数转换器结构...63 图5.2采样保持电路结构.… 64 图5.3全差分电荷再分布结构的采样保持电路 ...65 图5.4双相非交叠时钟组示意..… 65 图5.5增益自举套筒式运放结构示意图 .67 66编置电路....... 69 图5.7开关电容共模反馈电路...… .70 图5.8采样保持运放频响特性 .71 图5.9运放线性度 .72 图5.10运放建立时间. .72 图5.11 NMOS开关 ..73 图5.12CMOS开关... .74 图5.13栅压自举开关原理示意图 ..75 图5.14栅压自举电路 .76 图5.15单电容栅压自举开关..… .77 图5.16栅压跟随信号的波形 .77 图5.17应用于底极板采样的栅压自举开关 .78 图5.18采样保持电路FFT仿真结果 79 图5.19比较器结构.… 80 图5.20时钟产生电路 80 图5.21数字校正模块示意图... 81 图5.22采样保持电路建立曲线 83 图5.23ADC量化台阶 83
v 图 4.3 运放共享开关电荷注入和时钟馈通效应示意图 ..........................51 图 4.4 增加隔离开关降低运放共享级间干扰.........................................52 图 4.5 电流复用技术运放示意图 ..........................................................53 图 4.6 采用电流复用运放共享的流水线结构.........................................53 图 4.7 采用串联双输入的运放结构.......................................................54 图 4.8 采用双输入对运放共享的 MDAC 结构示意图 ............................55 图 4.9 MDAC 中开关控制信号时序 ......................................................55 图 4.10 双输入套筒式运放 ...................................................................56 图 4.11 不同信号幅值下 MDAC 建立特性 ............................................58 图 4.12 开关全部关闭时运放的工作状态..............................................59 图 4.13 MDAC 中双输入对运放采用的偏置电路 ..................................60 图 4.14 MDAC 中负载均衡 SC-CMFB .................................................60 图 5.1 每级 1.5bit 带数字校正运放共享的流水线模数转换器结构.........63 图 5.2 采样保持电路结构 .....................................................................64 图 5.3 全差分电荷再分布结构的采样保持电路.....................................65 图 5.4 双相非交叠时钟组示意..............................................................65 图 5.5 增益自举套筒式运放结构示意图................................................67 图 5.6 偏置电路 ...................................................................................69 图 5.7 开关电容共模反馈电路..............................................................70 图 5.8 采样保持运放频响特性..............................................................71 图 5.9 运放线性度................................................................................72 图 5.10 运放建立时间 ..........................................................................72 图 5.11 NMOS 开关 .............................................................................73 图 5.12 CMOS 开关.............................................................................74 图 5.13 栅压自举开关原理示意图 ........................................................75 图 5.14 栅压自举电路 ..........................................................................76 图 5.15 单电容栅压自举开关................................................................77 图 5.16 栅压跟随信号的波形................................................................77 图 5.17 应用于底极板采样的栅压自举开关 ..........................................78 图 5.18 采样保持电路 FFT 仿真结果....................................................79 图 5.19 比较器结构..............................................................................80 图 5.20 时钟产生电路 ..........................................................................80 图 5.21 数字校正模块示意图................................................................81 图 5.22 采样保持电路建立曲线............................................................83 图 5.23 ADC 量化台阶.........................................................................83
图5.2480MSps下ADC动态特性FFT仿真结果... 84 图5.25100MSps下ADC动态特性FFT仿真结果 84 图5.26采样保持电路版图.87 图5.27运放输入管版图........ .88 图5.28第1/2级MDAC布局. .89 图5.29采样电容和保持电容的布局... 89 图5.30芯片布局.… 90 图6.1ADC测试方案示意图.. 93 图6.2 信号输入示意 .94 图6.3模数转换器测试PCB板照片 95 图6.4未滴胶时芯片的绑定照片 .95 图6.5测试平台照片 96 图6.6输入信号为8MHz时的FFT结果 ..97 图6.7输入信号为39.5MHz时的FFT结果 ..97 图6.8DNL测试结果 ..98 图6.9NL测试结果… .98 图6.10SFDR与SNR在不同输入信号频率下的变化 98 图6.11ENOB在不同输入信号频率下的变化99 图6.12SFDR与SNR在不同采样频率下的变化 .100 图6.13ENOB在不同采样频率下的变化.100 图6.14 SINAD随共模输入电压的变化.. .100 图6.15芯片照片 … .101 图6.16本论文设计的ADC与国际研究水平的对比 ..102 图6.17采样保持电路与第一级MDAC运放共享结构示意图 .104 图6.18全运放共享的11bit流水线ADC结构示意图 .104 图6.19满摆幅下各级输出结果 .105 图6.20ADC建立特性仿真结果 .105 图6.2111 bitADC动态特性仿真结果 ..106 图6.22改进的11 bit ADC版图... .106 i
vi 图 5.24 80MSps 下 ADC 动态特性 FFT 仿真结果 ................................84 图 5.25 100 MSps 下 ADC 动态特性 FFT 仿真结果 .............................84 图 5.26 采样保持电路版图 ...................................................................87 图 5.27 运放输入管版图.......................................................................88 图 5.28 第 1/2 级 MDAC 布局 ..............................................................89 图 5.29 采样电容和保持电容的布局.....................................................89 图 5.30 芯片布局 .................................................................................90 图 6.1 ADC 测试方案示意图 ................................................................93 图 6.2 信号输入示意 ............................................................................94 图 6.3 模数转换器测试 PCB 板照片.....................................................95 图 6.4 未滴胶时芯片的绑定照片 ..........................................................95 图 6.5 测试平台照片 ............................................................................96 图 6.6 输入信号为 8MHz 时的 FFT 结果 ..............................................97 图 6.7 输入信号为 39.5MHz 时的 FFT 结果 .........................................97 图 6.8 DNL 测试结果 ...........................................................................98 图 6.9 INL 测试结果.............................................................................98 图 6.10 SFDR 与 SNR 在不同输入信号频率下的变化..........................98 图 6.11 ENOB 在不同输入信号频率下的变化.......................................99 图 6.12 SFDR 与 SNR 在不同采样频率下的变化...............................100 图 6.13 ENOB 在不同采样频率下的变化 ...........................................100 图 6.14 SINAD 随共模输入电压的变化 ..............................................100 图 6.15 芯片照片 ...............................................................................101 图 6.16 本论文设计的 ADC 与国际研究水平的对比 ...........................102 图 6.17 采样保持电路与第一级 MDAC 运放共享结构示意图..............104 图 6.18 全运放共享的 11bit 流水线 ADC 结构示意图 .........................104 图 6.19 满摆幅下各级输出结果..........................................................105 图 6.20 ADC 建立特性仿真结果.........................................................105 图 6.21 11bitADC 动态特性仿真结果 .................................................106 图 6.22 改进的 11bit ADC 版图 ..........................................................106
表索引 表2.1常用数模转换器对比.18 表4.1MDAC建立特性仿真 61 表5.1采样保持电路运放仿真结果 71 表5.2ADC输出编码格式... 82 表6.1芯片性能总结. 101 vii
vii 表索引 表 2.1 常用数模转换器对比.........................................................................18 表 4.1 MDAC 建立特性仿真........................................................................61 表 5.1 采样保持电路运放仿真结果..............................................................71 表 5.2 ADC 输出编码格式...........................................................................82 表 6.1 芯片性能总结 .................................................................................101
摘要 流水线型模数转换器被广泛地应用于图像处理、通信基站、数字视频和快速 以太网等领域。而对于应用越来越广泛的手持移动终端而言，低功耗对于产品电 池的使用寿命起着至关重要的作用。同时随着人们对音质、画质等感官体验的要 求越来越高，以及更为细致的数据信息量要求，高精度也成了模数转换器系统设 计中一个极为重要的方面。通常实现低功耗的方法往往会产生各种误差从而导致 精度降低，同样实现高精度又往往需要以增加功耗为代价，因此如何同时实现高 精度和低功耗成为了研究的热点和难点。 论文主要研究了应用于数字视频领域的流水线型模数转换器的低功耗及高 精度实现方法。从采用级间运放共享技术来降低功耗为切入点，首先分析了传统 运放共享结构中影响电路精度的因素。其次为了消除这些因素的影响，提出了新 的电路结构和设计技术，从而达到了同时实现高精度和低功耗的目的。搭建了流 水线模数转换器Matlab模型，引入了各种非理想因素参与行为级仿真，建立了 系统级的设计框架。最后完成了整个流水线模数转换器的电路设计、版图布局和 芯片测试等全部流程。 主要研究成果和工作有以下几个方面： )从降低运放功耗入手，选择功耗最低的单级套筒式运放，同时采用级间 运放共享和逐级缩减等技术，实现低功耗设计。 2)详细分析了传统级间运放共享结构中存在的记忆效应、级间信号串扰以 及共享开关引入的电荷注入和时钟馈通等各种影响电路精度的因素。为 了消除这些因素的影响，提出了一种新的双输入开关内置运放共享结构 的MDAC电路。 3)提出采用两组输入差分对管的结构，共享运放的两流水级各使用一组， 每组差分对管在保持时段交替参与运放工作，而在采样时段则交替的连 接到共模输入电压进行复位，从而完全消除记忆效应，并且不需要额外 的复位时间。 4)提出将运放共享开关嵌入在运放内部，有效消除了级间信号串扰通路： 因此，开关产生的电荷注入和时钟馈通效应也不会对信号建立精度造成 影响：同时消除了传统结构中采用外置开关所引入的寄生电阻对运放失 调的影响。内置的共享开关仅消耗约30V的电压裕度，不会影响运放 的输出摆幅。 5)提出采用双相交叠时钟来控制运放共享开关，解决了采用传统非交叠时 钟导致的大信号建立恶化的问题。通过采用与被偏置电路一致的结构
ix 摘要 流水线型模数转换器被广泛地应用于图像处理、通信基站、数字视频和快速 以太网等领域。而对于应用越来越广泛的手持移动终端而言，低功耗对于产品电 池的使用寿命起着至关重要的作用。同时随着人们对音质、画质等感官体验的要 求越来越高，以及更为细致的数据信息量要求，高精度也成了模数转换器系统设 计中一个极为重要的方面。通常实现低功耗的方法往往会产生各种误差从而导致 精度降低，同样实现高精度又往往需要以增加功耗为代价，因此如何同时实现高 精度和低功耗成为了研究的热点和难点。 论文主要研究了应用于数字视频领域的流水线型模数转换器的低功耗及高 精度实现方法。从采用级间运放共享技术来降低功耗为切入点，首先分析了传统 运放共享结构中影响电路精度的因素。其次为了消除这些因素的影响，提出了新 的电路结构和设计技术，从而达到了同时实现高精度和低功耗的目的。搭建了流 水线模数转换器 Matlab 模型，引入了各种非理想因素参与行为级仿真，建立了 系统级的设计框架。最后完成了整个流水线模数转换器的电路设计、版图布局和 芯片测试等全部流程。 主要研究成果和工作有以下几个方面： 1) 从降低运放功耗入手，选择功耗最低的单级套筒式运放，同时采用级间 运放共享和逐级缩减等技术，实现低功耗设计。 2) 详细分析了传统级间运放共享结构中存在的记忆效应、级间信号串扰以 及共享开关引入的电荷注入和时钟馈通等各种影响电路精度的因素。为 了消除这些因素的影响，提出了一种新的双输入开关内置运放共享结构 的 MDAC 电路。 3) 提出采用两组输入差分对管的结构，共享运放的两流水级各使用一组， 每组差分对管在保持时段交替参与运放工作，而在采样时段则交替的连 接到共模输入电压进行复位，从而完全消除记忆效应，并且不需要额外 的复位时间。 4) 提出将运放共享开关嵌入在运放内部，有效消除了级间信号串扰通路； 因此，开关产生的电荷注入和时钟馈通效应也不会对信号建立精度造成 影响；同时消除了传统结构中采用外置开关所引入的寄生电阻对运放失 调的影响。内置的共享开关仅消耗约 30mV 的电压裕度，不会影响运放 的输出摆幅。 5) 提出采用双相交叠时钟来控制运放共享开关，解决了采用传统非交叠时 钟导致的大信号建立恶化的问题。通过采用与被偏置电路一致的结构