§2.2 MOSFET开关 PMOS电压传输特性： In ◆Out in 。Out Vx=VDD Vy-VDD Vx=0V Vy Vo IVTpl (a)Logic 1 transfer (b)Logic 0 transfer Figure 2.17 pFET pass characteristics PMOS传送强逻辑1电压，但传送弱逻辑0电压 如何解决传送电平时阅值电压损失(Threshold Drops)问题？ 设计互补MOS(CMOS)解决传送电平问题，用PMOS传送 逻辑1，用NMOS传送逻辑0 2018-9-5 第2章MOSFET逻辑设计 §2.3基本的CMOS逻辑门 1CMOS逻辑门的结构 VpD SWp ● sindul b ● ●f(a,b,c) Output ●- SWn 0= Vss Figure 2.18 General CMOS logic gate 2018-9-5 第2章MOSFET:逻辑设计 12
2018-9-5 第2章 MOSFET逻辑设计 11 §2.2 MOSFET开关 PMOS电压传输特性： PMOS传送强逻辑1电压，但传送弱逻辑0电压 如何解决传送电平时阈值电压损失（Threshold Drops）问题？ 设计互补MOS（CMOS）解决传送电平问题，用PMOS传送 逻辑1，用NMOS传送逻辑0 2018-9-5 第2章 MOSFET逻辑设计 12 §2.3 基本的CMOS逻辑门 1 CMOS逻辑门的结构
§2.3基本的CMOS逻辑门 CMOS逻辑门的工作情况 VpD VpD pasopo ● ● Q● a ● ● b ●f=1 sindul b ● ●f=0 -Vss 0 0 Vss (a)f =1 output (b)f=0 output Figure 2.19 Operation of a CMOS logic gate 2018-9-5 第2章MOSFET逻辑设计 13 §2.3基本的CMOS逻辑门 2互补对 互补对由一个NMOS和一个PMOS组成，它们的栅极连在 一起 to VDD Mp PFET Mn nFET to Vss Figure 2.20 A CMOS complementary pair 2018-9-5 第2章MOSFET:逻辑设计 14
2018-9-5 第2章 MOSFET逻辑设计 13 §2.3 基本的CMOS逻辑门 CMOS逻辑门的工作情况 2018-9-5 第2章 MOSFET逻辑设计 14 §2.3 基本的CMOS逻辑门 2 互补对 互补对由一个NMOS和一个PMOS组成，它们的栅极连在 一起
§2.3基本的CMOS逻辑门 互补对的工作情况 Mp on Mp off X=0● x= Mn off Mn on (a)x=0 input (b)x=1 input Figure 2.21 Operation of the complementary pair 2018-9-5 第2章MOSFET逻辑设计 15 §2.3基本的CMOS逻辑门 2.3.1非门（反相器) 0 0 (a)Logic symbol (b)Truth table Figure 2.22 NOT gate VpD Mn Figure 2.23 CMOS NOT gate 2018-9-5 第2章MOSFET:逻辑设计 16
2018-9-5 第2章 MOSFET逻辑设计 15 §2.3 基本的CMOS逻辑门 互补对的工作情况 2018-9-5 第2章 MOSFET逻辑设计 16 §2.3 基本的CMOS逻辑门 2.3.1 非门（反相器）
§2.3基本的CMOS逻辑门 CMOS反相器的工作情况 VpD 1◆ Mp Mp on X=0● ◆●X=】 X=1● ●x=0 -JMn'--- Mn off on (a)x =0 input (b)x=1 input Figure 2.24 Operation of the CMOS NOT gate 2018-9-5 第2章MOSFET逻辑设计 §2.3基本的CMOS逻辑门 2.3.3与非门 逻辑符号与真值表 y x…y 0 0 1 x·y 0 1 1 0 1 1 0 (a)Logic symbol (b)Truth table Figure 2.31 NAND2 logic gate 2018-9-5 第2章MOSFET:逻辑设计 18
2018-9-5 第2章 MOSFET逻辑设计 17 §2.3 基本的CMOS逻辑门 CMOS反相器的工作情况 2018-9-5 第2章 MOSFET逻辑设计 18 §2.3 基本的CMOS逻辑门 2.3.3 与非门 逻辑符号与真值表
§2.3 基本的CMOS逻辑门 VpD SWp a sindul b ● yoolq Io.nuoo ●f(a,b,c) Output ● SWn 0 Vss 设计原理： g对每个输入使用一个NMOS/PMOS互补对 g将输出节点通过PMOS与电源VoD相连 g将输出节点通过NMOS与地相连 ©确保输出总是一个正确定义的高电平或低电平 2018-9-5 第2章MOSFET:逻辑设计 19 §2.3基本的CMOS逻辑门 CMOS NAND2逻辑电路 VpD Mpx ·X Mpy ●h(xy)=x·y 1.y + Mnx Mny 0x·y X y Figure 2.34 CMOS NAND2 logic circuit 2018-9-5 第2章MOSFET:逻辑设计 20
2018-9-5 第2章 MOSFET逻辑设计 19 §2.3 基本的CMOS逻辑门 设计原理： )对每个输入使用一个NMOS/PMOS互补对 )将输出节点通过PMOS与电源VDD相连 )将输出节点通过NMOS与地相连 )确保输出总是一个正确定义的高电平或低电平 2018-9-5 第2章 MOSFET逻辑设计 20 §2.3 基本的CMOS逻辑门 CMOS NAND2逻辑电路