北京大学：《集成电路原理与设计 Principle of Integrated Circuits》课程电子教案（集成电路设计实习）单元实验1（第1次课）基本门电路设计——反相器

UNI 公 l898 集成电路设计实习Ⅵ LSI Design Labs 单元实验一(第一次课) 基本门电路设计一一反相器 2011-2012 Institute of Microelectronics Peking University eserved

2011-2012 All rights reserved Institute of Microelectronics Peking University 集成电路设计实习 VLSI Design Labs 单元实验一（第一次课） 基本门电路设计－－反相器

实验目的及时间安排 ●掌握基本门电路的设计方法 ●熟悉 Cadence的设计数据管理结构,以及定制设计的原理图输入 电路仿真、版图设计、版图验证工具的使用 ●电路结构和优化设计可以参考甘老师《集成电路原理与设计》 完成反相器的设计 ●设计时间:一次课完成反相器的设计 Institute of Microelectronics, Peking University 集成电路设计实习一单元实验一 Copyright O 2011-2012 基本门电路设计

Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－单元实验一 基本门电路设计 Page 2 实验目的及时间安排 掌握基本门电路的设计方法 熟悉Cadence的设计数据管理结构，以及定制设计的原理图输入、 电路仿真、版图设计、版图验证工具的使用 电路结构和优化设计可以参考甘老师《集成电路原理与设计》 完成反相器的设计 设计时间：一次课完成反相器的设计

反相器的设计 ●设计目的:基于 Chart0.35um工艺完成一个具有逻辑反相功能的 电路 ●设计要求: ●反相器的逻辑阈值在∨dd/2附近,即噪声容限最大 ●反相器的版图高度限制为13微米,电源和地线宽度各为2微米 ●反相器宽度限制为mos器件不折栅 ●为了给顶层设计留出更多的布线资源,版图中只能使用金属1和多晶 硅作为互连线,输入,输出和电源、地线等pin脚必须使用金属1 ●版图满足设计规则要求,并通过LVS检查 ●为了满足以后复杂门电路设计的需要,要求反相器版图满足上、下、 左、右并置排列的时候不违反设计规则 Institute of Microelectronics, Peking University 集成电路设计实习一单元实验一 Copyright O 2011-2012 基本门电路设计

Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－单元实验一 基本门电路设计 Page 3 反相器的设计 设计目的：基于Chart 0.35um工艺完成一个具有逻辑反相功能的 电路 设计要求： 反相器的逻辑阈值在Vdd/2附近，即噪声容限最大 反相器的版图高度限制为13微米，电源和地线宽度各为2微米 反相器宽度限制为mos器件不折栅 为了给顶层设计留出更多的布线资源，版图中只能使用金属1和多晶 硅作为互连线，输入，输出和电源、地线等pin脚必须使用金属1 版图满足设计规则要求，并通过LVS检查 为了满足以后复杂门电路设计的需要，要求反相器版图满足上、下、 左、右并置排列的时候不违反设计规则

如何开始设计 ●作为我们的第一个设计,请按照后面的具体指导进行 ●设计过程: ●设置 Cadence环境 ●启动 limb ●建立自己的设计库 ●用 Virtuoso Schematic Composer画电路图 ●在 Analog Design Environment中进行电路仿真 ●用 Virtuoso(XL) Layout Editer画版图 ●利用diva工具进行版图验证和提取 Institute of Microelectronics, Peking University 集成电路设计实习一单元实验一 Copyright O 2011-2012 基本门电路设计

Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－单元实验一 基本门电路设计 Page 4 如何开始设计 作为我们的第一个设计，请按照后面的具体指导进行 设计过程： 设置Cadence环境 启动icfb 建立自己的设计库 用Virtuoso Schematic Composer 画电路图 在Analog Design Environment中进行电路仿真 用Virtuoso（XL）Layout Editer画版图 利用diva工具进行版图验证和提取

1熟悉设计环境 ●在本地目录中建立自己的工作目录,名称为姓名缩写加上学号后 四位,例如js0459 将设计数据包 dsnLab. tar. gz文件拷贝到自己的工作目录,可以用 命令行cp命令,也可以用鼠标拖动十 contro键(注意一定在移动 过程中按住 contro键) 利用gzjp-d命令将设计数据解压,利用tar-Xv命令将数据解包, 输入文件名的过程中按Esc键可以帮助自动完成相关输入 ●解压完成后可以看到 IdsnLab目录,为我们的设计目录,以后所有 的设计均放在该目录中,利用rm命令可以删除tar文件 ●进入 dsnlab目录中,lab1,ab2.等目录为单元实验目录,而 logicA和 analogA分别为数字和模拟综合实验目录, chrt35dg_ COREcel目录为数字半定制设计中使用的 Chart035um 工艺标准单元库,chrt35dg_SGe为定制设计中使用的 Chart 0.35um工艺的PDK包,即模拟库 Institute of Microelectronics, Peking University 集成电路设计实习一单元实验一 Copyright O 2011-2012 基本门电路设计

Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－单元实验一 基本门电路设计 Page 5 1 熟悉设计环境 在本地目录中建立自己的工作目录，名称为姓名缩写加上学号后 四位，例如js0459 将设计数据包dsnLab.tar.gz文件拷贝到自己的工作目录，可以用 命令行cp命令，也可以用鼠标拖动＋control键（注意一定在移动 过程中按住control键） 利用gzip –d命令将设计数据解压，利用tar –xvf命令将数据解包， 输入文件名的过程中按Esc键可以帮助自动完成相关输入 解压完成后可以看到dsnLab目录，为我们的设计目录，以后所有 的设计均放在该目录中，利用rm命令可以删除tar文件 进入dsnLab目录中，lab1,lab2…等目录为单元实验目录，而 logicLab和analogLab分别为数字和模拟综合实验目录， chrt35dg_COREcell目录为数字半定制设计中使用的Chart 0.35um 工艺标准单元库，chrt35dg_SiGe为定制设计中使用的Chart 0.35um工艺的PDK包，即模拟库