UNI 公 l898 集成电路设计实习 ntegrated Circuits Design Labs 单元实验三(第二次课) 模拟电路单元实验一差分放大器版图设计 2011-2012 Institute of Microelectronics Peking University eserved
2011-2012 All rights reserved Institute of Microelectronics Peking University 集成电路设计实习 Integrated Circuits Design Labs 单元实验三（第二次课） 模拟电路单元实验－差分放大器版图设计
实验内容、实验目的、时间安排 ●实验内容: ●完成差分放大器的版图 ●完成验证:DRC、LVS、后仿真 ●目的 ●掌握模拟集成电路单元模块的版图设计方法 ●时间安排: 次课完成差分放大器的版图与验证 Institute of Microelectronics, Peking University 集成电路设计实习一单元实验三 Copyright O 2011-2012 模拟单元电路设计
Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－单元实验三 模拟单元电路设计 Page 1 实验内容、实验目的、时间安排 实验内容： 完成差分放大器的版图 完成验证：DRC、LVS、后仿真 目的： 掌握模拟集成电路单元模块的版图设计方法 时间安排： 一次课完成差分放大器的版图与验证
实验步骤 1.完成上节课设计放大器对应的版图 2.对版图进行DRC、LVS检查 3.创建后仿真电路 4.后仿真(进度慢的同学可只选做部分分析) ●Dc分析:直流功耗等 Ac分析:增益、GBW、PM Tran分析:建立时间、瞬态功耗等 Institute of Microelectronics, Peking University 集成电路设计实习一单元实验三 Copyright O 2011-2012 模拟单元电路设计
Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－单元实验三 模拟单元电路设计 Page 2 实验步骤 1. 完成上节课设计放大器对应的版图 2. 对版图进行DRC、LVS检查 3. 创建后仿真电路 4. 后仿真（进度慢的同学可只选做部分分析） DC分析：直流功耗等 AC分析：增益、GBW、PM Tran分析：建立时间、瞬态功耗等
Display option v Display Options 1● Layout> Options OK Cancel Defaults Apply e→ Display Display Controls Gnd Controls Open to Stop Level_ Nets Type none身ps、lnes Aes Access Edges Minor spacing 05 ■ Path borders Instance pins Instance Ongins Array Icons Major Spacing ■ EIP Surround■ Label ongin Snap Spacing 0.025 Dynamic Hilight. Y Snap Spacing 0.025 Dot pins let Expressions Use True BBox Stretch Handles Cross cUrsor Size Style empty Show Name Of instance master Array Display Display Levels ◆Fl SnarModes Start 0 Border C Cellview Lbrary i Tech ubrary File/cdsenv ●请按左图操作 Save To Load From Delete From Institute of microelectro eking University 集成电路设计实习一单元实验三 Copyright◎2011-2012 模拟单元电路设计
Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－单元实验三 模拟单元电路设计 Page 3 Display Option Layout->Options ->Display 请按左图操作
由 Schematic创建 Layout eSchematic->Tools->Design Layout Generation Options OK Cancel Defaults Synthesis-> Layout XL→>弹出窗口 →>选择 Create New>OK Transistor Folding UO Pn ● VirtuosoⅩL-> Design-> Gen From Width Heght Num Create 04[4]■ Source->弹出窗口 Tenm Name Net Nan ●选择所有Pin ●设置Pn的 Layer ● Update Update Pin Type Layer I Layer:■ peNdry Bottom:d utlization(s-)-2s Aspect Ratio(WH) a Load Template File for Layout Generation Institute of Microelectronics, Peking University 集成电路设计实习一单元实验三 Copyright◎2011-2012 模拟单元电路设计 Page 4
Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－单元实验三 模拟单元电路设计 Page 4 由Schematic创建Layout Schematic->Tools->Design Synthesis->Layout XL->弹出窗口 ->选择Create New->OK Virtuoso XL->Design->Gen From Source->弹出窗口 选择所有Pin 设置Pin的Layer Update