Ⅱ目录 2.7.1约束项、任意项和逻辑函数式中的无关项.51 2.7,2无关项在化简逻辑函数中的应用.53 *2.8用Multisim7进行逻辑函数的化简与变换 54 本章小结.57 习题 .58 第三章门电路 4.66 3.1概述 .66 3.2半导体二极管门电路 3.2.1半导体二极管的开关特性 3.2.2二极管与门. 。 3.2.3二极管或门. 3.3CM0S门电路 73 3.3.1M0S管的开关特性.73 3.3.2CMOS反相器的电路结构和工作原理 9 3,3,3CMOS反相器的静态输入特性和输出特性 83 3.3.4CM0S反相器的动态特性.86 3.3.5其他类型的CM0S门电路.91 3.3.6CM0S电路的正确使用.。101 3.3.7CMOS数字集成电路的各种系列 104 *3.4其他类型的MOS集成电路 107 3,4.1PM0S电路.107 3.4.2NM0S电路 108 3.5TTL门电路. 109 3.5.1双极型三极管的开关特性. 109 3.5.2TTL反相器的电路结构和工作原理. 3,5,3TTL反相器的静态输人特性和输出特性. 118 3.5.4TTL反相器的动态特性 123 .3.5.5其他类型的TTL门电路 128 3.5.6TTL数字集成电路的各种系列. 135 *3.6其他类型的双极型数字集成电路 139 3.6.1ECL电路. 4.140 3.6.2L电路 142 ◆3.7Bi-CMOS电路 144 来3.8TTL电路与CMOS电路的接口 146 本章小结 .148 习题 150
目录Ⅲ 第四章组合逻辑电路 4.1概述. 4.2组合逻辑电路的分析方法和设计方法. 161 4.2.】组合逻辑电路的分析方法.161 4.2.2组合逻辑电路的设计方法 163 4.3若干常用的组合逻辑电路. 167 4.3.1编码器. 168 4.3.2译码器. 174 4.3.3数据选择器 188 4.3.4加法器. 192 4.3.5数值比较器. 197 4.4组合罗组电路中的音争一日给象，.，.，. 200 4.4.1竞争-冒险现象及其成因. 200 *4.4.2检查竞争-冒险现象的方法 202 4.4.3消除竞争-冒险现象的方法 20 *4.5用Multisim7分析组合逻辑电路 206 本章小结. .208 习题 .209 第五章触发器 215 5.1概述. 5.2SR锁存器 216 5.3电平触发的触发器.。 +219 5.4脉冲触发的触发器. 224 5.5边沿触发的触发器*. 230 5.6触发器的逻辑功能及其描述方法 . 236 5.6.1触发器按逻辑功能的分类. 5.6.2触发器的电路结构和逻辑功能、触发方式的关系 .240 *5.7触发器的动态特性 .241 5,7.1SR锁存器的动态特性 5.7,2电平触发SR触发器的动态特性.243 5.7.3主从触发器的动态特性. 244 5.7.4维持阻塞触发器的动态特性. 245 本章小结 247 习题. 248 第六章时序逻辑电路 .259
V目录 6.1述. 259 6.2时序逻辑电路的分析方法 .262 6.2.1同步时序逻辑电路的分析方法. .262 6.2.2时序逻辑电路的状态转换表、状态转换图、状态机流程图和时序图. 263 *6.2.3异步时序逻辑电路的分析方法 270 6.3.若千常用的时序逻辑电路. .272 6.3.1寄存器和移位寄存器.* 272 6.3.2计数器. 。 278 *6.3.3顺序脉冲发生器 .309 *6.3.4序列信号发生器 .312 6.4时序逻辑电路的设计方法.314 6.4.1同步时序逻辑电路的设计方法 314 *6.4.2时序逻辑电路的自启动设计 326 *6.4.3异步时序逻辑电路的设计方法 331 *6.4.4复杂时序逻辑电路的设计. 6.5时序逻辑电路中的竟争-冒险现象 ·338 *6.6用Multisim7分析时序逻辑电路. ,342 本章小结. 345 习题 346 第七章半导体存储器 7.1概述. .355 7.2只读存储器(ROM) 3 7.2.1掩模只读存储器. 356 7.2.2可编程只读存储器(PROM). 359 72.3可擦除的可绵程只读存储器(EPR0M). 360 7.3随机存储器(RAM) 7,3.1静态随机存储器(SRAM). 366 *7.3.2动态随机存储器(DRAM). 371 7,4存储器容量的扩展.。 374 74.1位扩展方式.4.4.*. 374 7,4.2字扩展方式. 375 7.5用存储器实现组合逻辑函数. .377 本章小结 382 习题. .383
录V 第八章可编程逻辑器件 .386 8.1概述 .386 *8.2现场可编程逻辑阵列(FPLA) 388 8.3可编程阵列逻辑(PAL). 392 8.3.1PAL的基本电路结构. 392 8.3.2PAL的几种输出电路结构和反馈形式· 393 8.3.3PAL的应用举例. 396 8.4通用阵列逻辑(GAL). 402 8,4.】GL的电路结构.402 8.4.2输出逻辑宏单元(0LMC) 8.4.3GAL的输入特性和输出特性. 408 8.5可擦除的可编程逻辑器件(EPLD) 412 8.5.1EPLD的基本结构和特点 .412 *8.5.2EPLD的与-或逻辑阵列. 412 *8.5.3EPLD的输出逻辑宏单元(OLMC) 414 8.6复杂的可编程逻相器件(CPLD) 6 8.6.1CPLD的总体结构. 416 *8.6.2CPLD的通用逻辑模块(GLB) 418 *8.6.3CPLD的输人/输出单元(I0C) 420 8.7现场可编程门阵列(FPGA). ·422 8.7.1FPCA的基本结构 422 *8.7.2FPGA的IOB和CLB 424 *8.7.3FPGA的互连资源 428 *8.7.4编程数据的装载. 430 8.8在系统可编程通用数字开关(ispGDS) 434 8.9PLD的编程. 436 本章小结. 439 习题. 40 *第九章硬件描述语言简介 444 444 9.2 Verilog HDL简介. 445 9.2.1基本程序结构. 445 9.2.2词法构成. 446 9,2.3模块的两种描述方式. 450 9.3用Verilog HDL描述逻辑电路的实例.451
目录 本章小结 454 习题. 第十章脉冲波形的产生和整形 10.1概述.456 10.2施密特触发器. 457 10.2.1用门电路组成的施密特触发器 458 $10.2.2集成施密特触发器 460 10.2.3施密特魅发器的应用.464 10.3单稳态触发器. 466 10.3.1用门电路组成的单稳态触发器. 467 10.3.2集成单稳态触发器 471 10.4多谐振荡器. 477 10.4,1对称式多谐振荡器*4.+.+.4*.4*.**” 477 10.4.2非对称式多谐振荡器 480 10.4.3环形振荡器. 483 10.4,4用施密特触发器构成的多谐振荡器 487 10.4.5石英晶体多谐振荡器. 488 10.5555定时器及其应用 489 10.5.1555定时器的电路结构与功能 489 10.5.2用555定时器接成的施密符触发器 491 10.5.3用555定时器接成的单稳态触发器 。 493 10.5.4用555定时器接成的多谐振荡器 494 *10.6用Mli3im7分折脉冲电路.497 本章小结. 49g 习题. 500 第十一章数-模和模-数转换 .506 11.1概述 506 11.2D/A转换器 。 507 11,2.1权电阻网络D/A转换器.4.+* 507 11.2.2倒T形电阻网络D/A转换器. 510 11.2.3权电流型D/A转换器. 512 *11.2.4开关树形D/A转换器. 515 *11.2.5权电容网络D/A转换器. .516 11.2.6具有双极性输出的D/A转换器. 518 11.2.7D/A转换器的转换精度与转换速度.520