《数字电子技术》综合试题() 一 三四(1)四(2)四(3)四(4)四(5)四(6)总分 一、单选题（每题1分） 1.二进制数1110111.11转换成十进制数是( A.119.125 B.119.3 C.119.375 D.119.75 2.已知逻辑函数的真值表如下，用卡诺图化简其逻辑表达式是( A.Y=C B.Y=ARC C.Y=AB+C D.Y=AB+C A B CY 0000 001 1 010 0 1 1 00 0 101 110 1 1111 图1一1 3.下列逻辑门类型中，可以用( )一种类型门实现另三种基本运算。 A.与门 B.非门 C.或门 D.与非门 4.根据反演规则，Y=(A+C)(C+DE)+E的反函数为( A.Y=[4C+C(D+E)].E B.Y=AC+C(D+E).E C.Y=(AC+CD+E).E D.Y=AC+C(D+E)E 5.为实现数据传输的总线结构，要选用()门电路。 A或非 B OC C.三态 D与或非 6。输出端可直接连在一起实现“线与”逻辑功能的门电路是( A与非门B或非门C三态门DOC门 7.TTL与非门的关门电平是0.8V,开门电平是2V,当其输入低电平为0.4Y,输入高 电平为3.2V时， 其低电平噪声容限为( )。 A0.4Y B1.2V C1.8v D2.4W 8.门电路的平均传输延迟时间是( )。 c tp=(tm.+tnu)/2 Dt(tm-tn）/2
《数字电子技术》综合试题(A) 一、单选题(每题 1 分) 1. 二进制数 1110111.11 转换成十进制数是 （ ）。 A．119. 125 B．119. 3 C．119 . 375 D．119.75 2. 已知逻辑函数的真值表如下，用卡诺图化简其逻辑表达式是（ ）。 A．Y = C B．Y = ABC C．Y = AB+C D．Y = AB +C 图 1－1 3. 下列逻辑门类型中，可以用（ ）一种类型门实现另三种基本运算。 A．与门 B．非门 C．或门 D．与非门 4. 根据反演规则， Y = (A + C)(C + DE) + E 的反函数为（ ）。 A. Y = [AC + C(D + E)] E B. Y = AC +C(D + E) E C. Y = (AC +CD + E) E D. Y = AC +C(D + E)E 5. 为实现数据传输的总线结构，要选用( )门电路。 A 或非 B OC C. 三态 D 与或非 6. 输出端可直接连在一起实现“线与’’逻辑功能的门电路是( )。 A 与非门 B 或非门 C 三态门 D OC 门 7. TTL 与非门的关门电平是 0.8V，开门电平是 2V，当其输入低电平为 0.4V，输入高 电平为 3.2V 时， 其低电平噪声容限为( )。 A 0.4V B 1.2V C 1.8V D 2.4V 8. 门电路的平均传输延迟时间是（ ）。 C tpd=(tPHL + tPLH)/2 D tpd=(tPHL- tPLH)/2 一 二 三 四（1） 四（2） 四（3） 四（4） 四（5） 四（6） 总分
9.维持一阻塞D触发器是( )。 A下降沿触发 B上升沿触发 C高电平触发 D低电平触发 10.能把缓慢变化的输入信号转换成矩形波的电路是( A单稳态触发器： B多谐振荡器： C施密特触发器： D边沿触发器 二、判断题（每题1分） 1.格雷码具有任意两组相邻代码之间只有一位不同的特性。 2.逻辑函数表达式的化简结果是唯一的。( 3.逻辑函数的化简是为了使表达式简化而与硬件电路无关。 4.单稳态触发器不需要外加触发信号，就可产生脉冲信号， 5.用施密特触发器可以构成多谐振荡器。( 6.CM0S门电路的多余输入端浮空时，在逻辑上等效于输入高电平。( 7.555定时器外接少量阻容元件便可构成施密特触发器、单稳态触发器和多谐振荡器。 8。竞争冒险现象是可以消除的。 9.半加器与全加器的主要区别：是否考虑来自低位的进位： 10.没有专门的数据分配器，一般是用译码器改接的。 三、填空题（每题2分） 1.数字电路根据半导体的导电类型不同，可分为( )电路和( )电路。 2.常用的BCD码有( )码、( )码、( )码、( )码等。常 用的可靠性代码有( )码、( ）码。 3.逻辑代数又称为( )代数。最基本的逻辑运算有( )、( )、( 三种。常用的导出逻辑运算为( )、( )、( )、( )、( 4.逻辑函数的常用表示方法有( )入( )、( )、( 其中( )和( )具有唯一性。 5.在TTL门电路中，输入端悬空在逻辑上等效于输入()电平。 6.标准TTL门输出高电平典型值是()伏，低电平典型值是()伏。 7.TTL、CMOS电路的抗干扰能力是( )强于（ 8.把JK触发器转换为T'触发器的方法是( 9.由与非门构成的基本RS触发器的输入端是Rd和Sd,其约束条件是
9. 维持一阻塞 D 触发器是( )。 A 下降沿触发 B 上升沿触发 C 高电平触发 D 低电平触发 10. 能把缓慢变化的输入信号转换成矩形波的电路是 ( )。 A 单稳态触发器； B 多谐振荡器； C 施密特触发器； D 边沿触发器 二、判断题(每题 1 分) 1. 格雷码具有任意两组相邻代码之间只有一位不同的特性。 （ ） 2. 逻辑函数表达式的化简结果是唯一的。（ ） 3. 逻辑函数的化简是为了使表达式简化而与硬件电路无关。 （ ） 4. 单稳态触发器不需要外加触发信号，就可产生脉冲信号。 （ ） 5. 用施密特触发器可以构成多谐振荡器。（ ） 6. CMOS 门电路的多余输入端浮空时，在逻辑上等效于输入高电平。（ ） 7. 555 定时器外接少量阻容元件便可构成施密特触发器、单稳态触发器和多谐振荡器。 （ ） 8. 竞争冒险现象是可以消除的。 （ ） 9. 半加器与全加器的主要区别：是否考虑来自低位的进位。 （ ） 10. 没有专门的数据分配器，一般是用译码器改接的。 （ ） 三、填空题(每题 2 分) 1. 数字电路根据半导体的导电类型不同，可分为 （ ）电路和（ ）电路。 2. 常用的 BCD 码有（ ）码、（ ）码、（ ）码、（ ）码等。常 用的可靠性代码有（ ）码、（ ）码。 3. 逻辑代数又称为 （ ）代数。最基本的逻辑运算有（ ）、（ ）、（ ） 三种。常用的导出逻辑运算为 （ ）、（ ）、（ ）、（ ）、（ ） 。 4. 逻辑函数的常用表示方法有（ ）、（ ）、（ ）、（ ）； 其中（ ）和（ ）具有唯一性。 5. 在 TTL 门电路中，输入端悬空在逻辑上等效于输入 ( ) 电平。 6. 标准 TTL 门输出高电平典型值是 ( ) 伏，低电平典型值是 ( ) 伏。 7. TTL、CMOS 电路的抗干扰能力是 ( ) 强于 ( ) 。 8. 把 JK 触发器转换为 T’触发器的方法是( )。 9. 由与 非门构 成的 基本 RS 触发 器的 输入端 是 Rd 和 Sd ，其 约束条 件是 ( )
10.施密特触发器有()个稳定状态，多谐振荡器有()个稳定状态。 四、计算分析题（每题10分） 1.已知电路如图4-1示，要求： 1)说明它是什么电路：试画出uc和uo的波形。 2)若增大电阻R2,或增加电容C容量，对输出信号频率有何影响？ +Ucc R148 uc 0 R20 DIS 3 -IHGHD 0
10. 施密特触发器有（ ）个稳定状态，多谐振荡器有（ ）个稳定状态。 四、计算分析题(每题 10 分) 1. 已知电路如图 4-1 示，要求： 1） 说明它是什么电路；试画出 uc 和 uo 的波形。 2） 若增大电阻 R2，或增加电容 C 容量，对输出信号频率有何影响？
2.在一个射击游戏中，射手可打三枪，一枪打鸟，一枪打鸡，一枪打兔子，规则是命中 不少于两枪者获奖。 试用与非门设计一个判别得奖电路。写出真值表、逻辑函数并用卡诺图化简、逻辑电 路。 3.1)试用译码器CT74LS138实现下列逻辑函数Y=ABC+ABC+ABC。 TO TI T2 T3 Y4T5 TGT7 ]STa CT74LS138 STe A0 A1 A2 图4-3.1
2. 在一个射击游戏中,射手可打三枪,一枪打鸟,一枪打鸡,一枪打兔子,规则是命中 不少于两枪者获奖。 试用与非门设计一个判别得奖电路。写出真值表、逻辑函数并用卡诺图化简、逻辑电 路。 3. 1）试用译码器 CT74LS138 实现下列逻辑函数 Y = ABC + ABC + ABC 。 图 4－3.1
3.2)己知4选1数据选择器的功能如下表，试用其实现逻辑函数。（画出接线图） Y=AB+AB DoD:D2 D 地址输入p使能输出 100 00 0 D:e 01303D.3 00D 1 1o 0 D.o 4.选择器功能表4-3.24.用表4-4所示CT74LS160集成计数器，利用CR端设计一 个27进制计数器。（画出接线图） CT74LS160功能表4-4 输入 输出 CR LD CT CT, CP D D:D.e 2:e 0 ×0000 0 0 + d,d,dd do d. d do 1111↑XXXX 计新 保持 保持 C774LS160C0 T74L160
3.2） 已知 4 选 1 数据选择器的功能如下表，试用其实现逻辑函数。（画出接线图） Y AB AB = + 4．选择器功能表 4－3.24. 用表 4－4 所示 CT74LS160 集成计数器，利用 CR 端设计一 个 27 进制计数器。（画出接线图） CT74LS160 功能表 4－4 输 入 输 出 CR LD CTT CTP CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 CO 0 × × × × × × × × 0000 0 1 0 × × ↑ 3 d 2 d 1 d 0 d 3 d 2 d 1 d 0 d 1111 ↑×××× 计数 110 ×××××× 保持 1 1 × 0 ××××× 保持 0 ST