介质层和界面上的电荷均会引起半导体表面能级的弯曲。 其弯曲量为 9。 当Q,为负电荷时取'+'，当Q,为正电荷时取 能带弯曲可以通过施加与弯曲量相当的偏压加以补偿，通 常把所需施加的偏压称为平带电压 。 平带电压定义为：为使半导体中能带保持平直而使表面势 为0时所需施加在栅电极上的偏压。由栅电极和半导体间 的功函数差以及等效界面电荷决定 若Q为负电荷则平带电压将出现正向的移动，若Q为正电 荷则平带电压将出现负向的移动
• 能带弯曲可以通过施加与弯曲量相当的偏压加以补偿，通 常把所需施加的偏压称为平带电压 。 • 平带电压定义为：为使半导体中能带保持平直而使表面势 为0时所需施加在栅电极上的偏压。由栅电极和半导体间 的功函数差以及等效界面电荷决定 • 若Qo为负电荷则平带电压将出现正向的移动，若Qo为正电 荷则平带电压将出现负向的移动。 o fb ms ox Q V C 介质层和界面上的电荷均会引起半导体表面能级的弯曲。 其弯曲量为 当Qo为负电荷时取'+' ，当Qo为正电荷时取‘-' o ox Q C
氧化层中的电荷 可动离子电荷 金属 a 1、可移动离子电荷主 氧化层陷阱电荷 要来自人体或沾污，主 氧化层固定电荷 SiO2 要是影响平带电压。一 般用BT处理的CV曲线 来测量。 界面陷阱电荷 Si 一■一理想C-V曲线 负BT处理C-V曲线 一4一 实际C-V曲线 正BT处理C-V曲线 2、氧化层固定电荷，主要 分布在距离Si/SiO2界面约 2nm内，主要由于氧化或 退火条件不合理导致部分 硅没有完全氧化产生硅正 离子，导致C-V曲线里面 .6 F832 F820 6 平带电压的位移 铝栅p-Si结构高频C-V特性
氧化层中的电荷 2、氧化层固定电荷，主要 分布在距离Si/SiO2界面约 2nm内，主要由于氧化或 退火条件不合理导致部分 硅没有完全氧化产生硅正 离子，导致C-V曲线里面 平带电压的位移。 1、可移动离子电荷主 要来自人体或沾污，主 要是影响平带电压。一 般用BT处理的C-V曲线 来测量
3)氧化层陷阱电荷主要是由于辐 射、FN隧穿、热载流子效应造成 的缺陷捕获电子或空穴，故氧化层 陷阱电荷既可以是正的也可以是负。 因此捕获电荷会由于初始加的电压 为正或为负导致不同，导致高频C V曲线的迟滞现象。可据此来判断 氧化层捕获的电荷型态以及数量。 Bias(V) 4、界面陷阱电荷（界面态）主要位于S与SO的界面处，由 于氧化过程中未找到氧键的$的悬挂键，它可以俘获电子或 空洞，所以可以带正电或负电。在CV特性曲线上，界面态 对高频信号无响应所以曲线不会改变。但低频C-V曲线上体 现出电荷充放电，造成CV曲线畸变
3) 氧化层陷阱电荷主要是由于辐 射、FN隧穿、热载流子效应造成 的缺陷捕获电子或空穴，故氧化层 陷阱电荷既可以是正的也可以是负。 因此捕获电荷会由于初始加的电压 为正或为负导致不同，导致高频C- V曲线的迟滞现象。可据此来判断 氧化层捕获的电荷型态以及数量。 4、界面陷阱电荷（界面态）主要位于Si与SiO的界面处，由 于氧化过程中未找到氧键的Si的悬挂键，它可以俘获电子或 空洞，所以可以带正电或负电。在C-V特性曲线上，界面态 对高频信号无响应所以曲线不会改变。但低频C-V曲线上体 现出电荷充放电，造成C-V曲线畸变
Cox 考虑界面态的MOS Cs Cit 电容等效电路 界面态对C-V曲线的影 响1：坡度变缓 界面态对C-V曲线的影 响2：平台效应 0 Ψ=20 Ψ0 Cmin 理论的C-V特性 存在界面态的CV特性 6 2 0 2 6 - 2 1 Applied Voltage (V)
界面态对C-V曲线的影 响1：坡度变缓 界面态对C-V曲线的影 响2：平台效应 考虑界面态的MOS 电容等效电路
MOSFET栅电极功函数选择 92 Ec =4s- x-CA）+24, Cox Cox E 衬底费米势中n的定义是 g(VG-VFB) 4。-红nX0 gorp 9 n 在典型的衬底杂质浓度下，中的 绝对值约为0.3V。 O=-qNAXmx=-(4qE Np) 1012 第三项和第四项是正的，当Qox较 小时，第一项必须是负的，保证VT 1011 为正值同时阈值电压合适。 结论：n-MOSFET采用N+多晶硅 1010 栅；p-MOSFET采用P+多晶硅栅 1014 1015 1016 1017 N(cm)
OX A Fp T MS Fp OX OX (2 ) 2 Q Q V C C 在典型的衬底杂质浓度下，Fp的 绝对值约为0.3V。 衬底费米势Fp的定义是 A Fp i ln 0 kT N q n MOSFET栅电极功函数选择 1 2 A A dmax s A Fp Q qN x (4q N ) 第三项和第四项是正的 ，当QOX较 小时，第一项必须是负的，保证VT 为正值同时阈值电压合适。 结论：n-MOSFET 采用N+多晶硅 栅；p-MOSFET 采用P+多晶硅栅