◆此引脚的第二功能是对片内带有4 K EPROM的 8751编写固化程序时,作为编程脉冲输入端 ◆3.(29脚):片外程序存储器读选通信号 低电平有效。8051在访问片外程序存储器时 此引脚端输出负脉冲作为读片外程序存储器的 选通信号 ◆4.ANVp(31脚):内部和外部程序存储器 选择信号当A引脚接高电平时,CPU先访问 片内4 K EPROMROM,执行内部程序存储器 中的指令,但在程序计数器超过 OFFFH时(即 地址大于4KB时),将自动转向执行片外大于 4KB程序存储器内的程序。若A引脚接低电 平(接地)时,CPU只访问外部程序存储器 ◆此引脚的第二功能Vp,在对 EPROM编程固化程 序时,需施加21V编程电压
此引脚的第二功能是对片内带有4K EPROM的 8751编写固化程序时，作为编程脉冲输入端。 3． （29脚）：片外程序存储器读选通信号。 低电平有效。8051在访问片外程序存储器时， 此引脚端输出负脉冲作为读片外程序存储器的 选通信号。 4． /VPP（31脚）：内部和外部程序存储器 选择信号当 引脚接高电平时，CPU先访问 片内4K EPROM/ROM，执行内部程序存储器 中的指令，但在程序计数器超过0FFFH时（即 地址大于4KB时），将自动转向执行片外大于 4KB程序存储器内的程序。若 引脚接低电 平（接地）时，CPU只访问外部程序存储器. 此引脚的第二功能VPP，在对EPROM编程固化程 序时，需施加21V编程电压。 PSEN EA EA EA
◆(三)I/0(输入/输出)端口 ◆1.PO口(P0.0~P0.7,占39~32脚) PO口为三态双向口,图24是PO口的某 位的结构图。它包括一个输出锁存器、 两个三态输入缓冲器,一个输出驱动电 路和一个输出控制端 地址微据 Vcc 控制 读锁存器 &heto 内部总线 PO. X Po.x Q 引脚 写锁存器 锁存器 T CL IMUX 读引脚
（三）I/O（输入/输出）端口 1．P0口（P0.0～P0.7，占39～32脚） P0口为三态双向口，图2-4是P0口的某一 位的结构图。它包括一个输出锁存器、 两个三态输入缓冲器，一个输出驱动电 路和一个输出控制端
(1)PO口作为地址/数据总线使用CPU 对片外存储器执行读写时(MOVX指令或EA=0执 行MOVC指令时),由内部硬件自动使控制线为 “1”,MX转换开关将反向器输出端与们1管接 通,同时与门打开,内部总线上的地址或数据 信号就传送到PO口的引脚上 (2)P0口作通用I/0口使用当CPU对片内 存储器和I/0口读写时(执行MOV指令或EA=1 执行MOVC指令时),由硬件自动使控制线为 03,转换开关MUX把锁存器的Q端与输出级T1 相连。同时由于与门输出的低电平,使T0管处 于截止状态,因此,输出级是漏级开路的开漏 电路,所以,在驱动NMOS电路时应外接上拉电 阻。当CPU执行输出指令时,写脉冲加在D锁存 器的CL上,与内部总线相连的端的数据经Q取 反,又
（1）P0口作为地址/数据总线使用 当CPU 对片外存储器执行读写时（MOVX指令或EA=0执 行MOVC指令时），由内部硬件自动使控制线为 “1” ，MUX转换开关将反向器输出端与T1管接 通，同时与门打开，内部总线上的地址或数据 信号就传送到P0口的引脚上。 （2）P0口作通用I/O口使用 当CPU对片内 存储器和I/O口读写时（执行MOV指令或 =1 执行MOVC指令时），由硬件自动使控制线为 “0”，转换开关MUX把锁存器的Q端与输出级T1 相连。同时由于与门输出的低电平，使T0管处 于截止状态，因此，输出级是漏级开路的开漏 电路，所以，在驱动NMOS电路时应外接上拉电 阻。当CPU执行输出指令时，写脉冲加在D锁存 器的CL上，与内部总线相连的D端的数据经Q取 反，又 EA
◆经T的反相,在PO端口上出现的数据正 好是内部总线的数据,这是数据输出的 情况 ◆做输入口用时,应先向锁存器写入“1, 使◎=0,因为控制线为“03,因此T1与 T2仝截止,引脚处于高阻抗输入状态, 以避免由于T1并接在引脚上,T1的导通 误将高电平拉成低电平而误读。当CPU读 端口数据时,“读引脚”信号有效,打 开三态缓冲器,端口数据经缓冲器读入 内部总线。这种操作是由数据传送指令 完成的
经T1的反相，在P0端口上出现的数据正 好是内部总线的数据，这是数据输出的 情况 . 做输入口用时，应先向锁存器写入“1” ， 使 =0，因为控制线为“0”，因此T1与 T2全截止，引脚处于高阻抗输入状态， 以避免由于T1并接在引脚上，T1的导通 误将高电平拉成低电平而误读。当CPU读 端口数据时，“读引脚”信号有效，打 开三态缓冲器，端口数据经缓冲器读入 内部总线。这种操作是由数据传送指令 完成的。 Q
◆2.P1口(P1.0~P1.7,占1~8脚)P1 口是一个准双向I/O口,某一位结构如图 2-5所示。P1口在结构上与PO口的区别是: 没有多路开关MUX和控制电路部分,输入 驱动电路与P0也不相同,只有一个场效 应管,上拉电阻与电源相连。 VcC 读锁存器 内部拉阻 内部总线 PIX P1.X 引脚 写锁存器kcP锁存器 T 读引脚 P1口位结构原理图
2．P1口（P1.0～P1.7，占1～8脚） P1 口是一个准双向I/O口，某一位结构如图 2-5所示。P1口在结构上与P0口的区别是： 没有多路开关MUX和控制电路部分，输入 驱动电路与P0也不相同，只有一个场效 应管，上拉电阻与电源相连。 P1口位结构原理图