◆(2)数据存储器RAM8051/8031/8751 片内数据存储器均为128B,地址为0OH 7HH,用于存放运算的中间结果、数据暂 存及数据缓冲等 ◆3.I/0接口8051有四个8位并行接口, 即PO~P3,它们是双向端口,可用于输 入也可用于输出,每个端口各有8条I/O 口线 MCS-51单片机的引脚 ◆MCS-51单片机大多是40条引脚的双列直 插式器件,图2-2为MCS-51的40引脚配置 图
（2）数据存储器RAM 8051/8031/8751 片内数据存储器均为128B，地址为00H～ 7FH，用于存放运算的中间结果、数据暂 存及数据缓冲等。 3．I/O接口 8051有四个8位并行接口， 即P0～P3，它们是双向端口，可用于输 入也可用于输出，每个端口各有8条I/O 口线。 二、MCS-51单片机的引脚 MCS-51单片机大多是40条引脚的双列直 插式器件，图2-2为MCS-51的40引脚配置 图
◆MCS-51引脚配置图 P10日1 40 Vcc P11日2 39P00(AD0) P123 38P0.l(AD1) P13d4 37P02(AD2 P14日5 36P03AD3 P1546 35P04AD4) P1.67 34pP0(AD5) P178 33P0(AD6 RST/VPD9 32P0(AD7 RXD)P30可10 31F EA/VpP (TXD)P3.1 30F ALE/PROG ①NToP32 29F PSEN (INm)P3313 28P7(A15 TO)P3. 4 27hP2(A14) (TI)P3.5 26BP2(A13) (WR)P3.6=16 25P24(A12 RD)P37中17 24}P23(Al XTAL2 =18 23P22(A10) XTAL1 E19 22P2l(A9) GND E20 21PA8)
MCS-51引脚配置图
◆(-)时钟电路引脚 ◆1.内时钟方式 ◆如图所示,XTAL1接地,ⅪTAL2接外部振荡 19xTALI CIT3OPF12MH ↓↑品中 8051 0,1H 2 18 XTAL2 (a)内时钟方式
(一) 时钟电路引脚 1．内时钟方式 如图所示，XTAL1接地，XTAL2接外部振荡 器
◆2.外时钟方式如图所示,XTAL1接地 XTAL2接外部振荡器。由于XTAL2端的电平不是TT 电平,故接一个上拉电阻。外部振荡器的频率应 低于12MHZ。 +5V OC门 外部 18XTAL2 振荡源 805l 19 XTALI (b)外时钟方式
2．外时钟方式 如图所示，XTAL1接地， XTAL2接外部振荡器。由于XTAL2端的电平不是TTL 电平，故接一个上拉电阻。外部振荡器的频率应 低于12MHZ
◆(二)控制信号引脚 ◆1.RST/Vp(9脚)复位信号复位/备用电 源引脚。RST是复位信号输入端,高电平有效。 时钟电路工作后,在此引脚上连续出现两个机 器周期的高电平,就可以完成复位操作。同 引脚的Vp是备用电源输入端(即V接+5V备 用电源)。在VCC掉电时,为保证RAM中的信 息不丢失,可使用此引脚完成掉电保护功能。 ◆2.ALE/(30脚)地址锁存信号当CPU 访问片外存储器时,ALE用于锁存PO口输出的 低8位地址信息到片外地址锁存器。之后,PO 口作地址/数据复用口,PO口的信息究竟是地址 还是数据完全由ALE来判别,ALE高电平期间 P0口出现的是地址信息,ALE下降沿到来时, P0口上的地址信息被锁存,在ALE低电平期间 P0口上出现指令和数据信息
（二）控制信号引脚 1．RST/VPD（9脚）复位信号 复位/备用电 源引脚。RST是复位信号输入端，高电平有效。 时钟电路工作后，在此引脚上连续出现两个机 器周期的高电平，就可以完成复位操作。同一 引脚的VPD是备用电源输入端（即VPD接+5V备 用电源）。在VCC掉电时，为保证RAM中的信 息不丢失，可使用此引脚完成掉电保护功能。 2．ALE/ (30脚）地址锁存信号 当CPU 访问片外存储器时，ALE用于锁存P0口输出的 低8位地址信息到片外地址锁存器。之后，P0 口作地址/数据复用口，P0口的信息究竟是地址 还是数据完全由ALE来判别，ALE高电平期间， P0口出现的是地址信息，ALE下降沿到来时， P0口上的地址信息被锁存，在ALE低电平期间 P0口上出现指令和数据信息。 PROG