8088处理器引脚 (4) 最小模式下的引线 A15~Ag,地址输出，三态。CPU寻址内存或接口 时，从这些引脚送出地址A15~Ag AD,AD,地址、数据分时复用的双向信号线， 三态。当ALE=1时，这些引脚上传输的是地址信 号。当ALE=O时，这些引脚上传输的是数据信号 Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY
COMPUTER SCIENCE AND TECHNOLOGY COMPUTER SCIENCE AND TECHNOLOGY 8088处理器引脚 （4） 最小模式下的引线 • A15 ～A8，地址输出，三态。CPU寻址内存或接口 时，从这些引脚送出地址A15 ～A8 • AD7 ～AD0，地址、数据分时复用的双向信号线， 三态。当ALE=1时，这些引脚上传输的是地址信 号。当ALE=0时，这些引脚上传输的是数据信号
8088处理器引脚 (5) 最小模式下的引线 IO/M输入输出/存储器控制信号，三态，用来 区分当前操作是访问存储器还是访问I/0端口。 若此引脚输出为低电平，访问存储器；若输出为 高电平，则是访问I/0端口 。 WR写信号输出，三态。此引脚输出为低电平 时，表示CPU正在对存储器或I/O端口进行写操 作 i Lin University China CpTE型CIENCE AND T厘CHNDOLOGY
COMPUTER SCIENCE AND TECHNOLOGY COMPUTER SCIENCE AND TECHNOLOGY 8088处理器引脚 （5） 最小模式下的引线 • 输入输出／存储器控制信号，三态，用来 区分当前操作是访问存储器还是访问I／O端口。 若此引脚输出为低电平，访问存储器；若输出为 高电平，则是访问I／O端口 • 写信号输出，三态。此引脚输出为低电平 时，表示CPU正在对存储器或I／O端口进行写操 作 IO/M WR
8088处理器引脚 (6) 最小模式下的引线 。 DT/R数据传送方向控制信号，三态，用于确定 数据传送的方向。高电平时，CPU向存储器或I/ 0端口发送数据；低电平时，CPU从存储器或I/0 端口接收数据。此信号用于控制总线收发器 74LS245的传送方向 DEW数据允许信号，三态。该信号有效时，表 示数据总线上有有效数据。它在每次访问内存或 I/0端口以及在中断响应期间有效。它常用作数 据总线驱动器的片选信号 Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY
COMPUTER SCIENCE AND TECHNOLOGY COMPUTER SCIENCE AND TECHNOLOGY 8088处理器引脚 （6） 最小模式下的引线 • 数据传送方向控制信号，三态，用于确定 数据传送的方向。高电平时，CPU向存储器或I／ O端口发送数据；低电平时，CPU从存储器或I／O 端口接收数据。此信号用于控制总线收发器 74LS245的传送方向 • 数据允许信号，三态。该信号有效时，表 示数据总线上有有效数据。它在每次访问内存或 I/O端口以及在中断响应期间有效。它常用作数 据总线驱动器的片选信号 DT/R DEN
8088处理器引脚 (7) 最小模式下的引线 ALE地址锁存允许信号，三态输出，高电平有效。 当它为高电平时，表明CPU地址线上有有效地址。 因此，它常作为锁存控制信号将A1g~A,锁存到地 址锁存器 RD数据允许信号，三态。该信号有效时，表 示数据总线上有有效数据。它在每次访问内存或 I/0端口以及在中断响应期间有效。它常用作数 据总线驱动器的片选信号 i Lin University China CpTE型CIENCE AND T厘CHNDOLOGY
COMPUTER SCIENCE AND TECHNOLOGY COMPUTER SCIENCE AND TECHNOLOGY 8088处理器引脚 （7） 最小模式下的引线 • ALE 地址锁存允许信号，三态输出，高电平有效。 当它为高电平时，表明CPU地址线上有有效地址。 因此，它常作为锁存控制信号将A19 ～A0锁存到地 址锁存器 • 数据允许信号，三态。该信号有效时，表 示数据总线上有有效数据。它在每次访问内存或 I/O端口以及在中断响应期间有效。它常用作数 据总线驱动器的片选信号 RD
8088处理器引脚 (8) 最小模式下的引线 READY准备好信号输入引脚，高电平有效。它是 由被访问的内存或I/0设备发出的响应信号，当 其有效时，表示存储器或I/0设备已准备好， CPU可以进行数据传送。 若存储器或I/O设备没准备好，则使READY 信号为低电平。CPU在T,周期采样READY信号，若 其为低，CPU自动插入等待周期T.(1个或多个)， 直到READY?变为高电平后，CPU才脱离等待状态， 完成数据传送过程。 Ji Lin University China COMPUTER SCIENCE AND TECHNOLOGY
COMPUTER SCIENCE AND TECHNOLOGY COMPUTER SCIENCE AND TECHNOLOGY 8088处理器引脚 （8） 最小模式下的引线 • READY 准备好信号输入引脚，高电平有效。它是 由被访问的内存或I／O设备发出的响应信号，当 其有效时，表示存储器或I／O设备已准备好， CPU可以进行数据传送。 若存储器或I／O设备没准备好，则使READY 信号为低电平。CPU在T3周期采样READY信号，若 其为低，CPU自动插入等待周期TW（1个或多个）， 直到READY变为高电平后，CPU才脱离等待状态， 完成数据传送过程