第1章绪论 1.3论文的研究内容和组织结构 论文首先阐述了△Σ分数分频锁相环的结构、基本原理和分析方法，然后针 对不同模块提出各种不同的技术以增强性能，最后利用所提技术设计了一款应用 于DVB-T的△Σ分数分频频率综合器芯片，并满足系统指标要求。论文各部分 研究内容如下： 第2章“锁相环型频率综合器概述”首先以整数分频锁相环为例，分析了环 路参数和相位噪声建模，然后阐述了△Σ分数锁相环的基本原理、△Σ调制器结 构和量化噪声，并分析了量化噪声到相位噪声的转换原理。 第3章“LC压控振荡器与片上电感参数提取”首先回顾了相位噪声分析模 型，并指出常用的线性时变相位噪声模型中的一个错误，其次介绍了两种LC振 荡器结构，并讨论了设计中需要注意的两个问题，然后对常用的中心抽头差分电 感进行建模和参数提取，最后设计并测试了一款正交LC压控振荡器芯片。 第4章“恒定环路带宽的研究与实现”首先分析了宽带LC压控振荡器中存 在的环路带宽变化问题，并提出相应解决办法，其次提出并分析了一种使调谐增 益恒定的技术，最后设计并测试了一款整数分频频率综合器芯片验证所提技术。 第5章“自动频率校正的研究与设计”首先回顾了现有的自动频率校正方法， 其次提出一种基于分频比且适用于△Σ分数分频的AFC技术，然后讨论了存在 的频率计数误差，并给出一个FOM比较不同的AFC性能，最后设计并测试了 一款分数分频频率综合器芯片验证所提AFC技术。 第6章“分频器的研究与设计”首先回顾了分频器中各种可能的实现结构， 其次将传统的4/5预分频器扩展为8/9预分频器，并讨论相关电路设计，然后阐 述了应用于宽带△Σ分数锁相环的可编程脉冲吞计数器结构，最后提出一种4/4.5 预分频器电路，以降低△Σ调制器的高通量化噪声引入的带外相位噪声。 第7章“环路仿真与芯片设计实例”首先介绍了环路行为级仿真模型，然后 在第2章的理论分析和第3章至第6章所提技术的基础上，设计并测试了一款 应用于DVB-T的1.2GHz~2.1GHz输出的△Σ分数分频频率综合器芯片。 第8章“总结与展望”首先总结了本论文，然后讨论了可能进一步开展的研 究工作。 3
第 1 章 绪论 3 1.3 论文的研究内容和组织结构 论文首先阐述了 ΔΣ 分数分频锁相环的结构、基本原理和分析方法，然后针 对不同模块提出各种不同的技术以增强性能，最后利用所提技术设计了一款应用 于 DVB-T 的 ΔΣ 分数分频频率综合器芯片，并满足系统指标要求。论文各部分 研究内容如下： 第 2 章“锁相环型频率综合器概述”首先以整数分频锁相环为例，分析了环 路参数和相位噪声建模，然后阐述了 ΔΣ 分数锁相环的基本原理、ΔΣ 调制器结 构和量化噪声，并分析了量化噪声到相位噪声的转换原理。 第 3 章“LC 压控振荡器与片上电感参数提取”首先回顾了相位噪声分析模 型，并指出常用的线性时变相位噪声模型中的一个错误，其次介绍了两种 LC 振 荡器结构，并讨论了设计中需要注意的两个问题，然后对常用的中心抽头差分电 感进行建模和参数提取，最后设计并测试了一款正交 LC 压控振荡器芯片。 第 4 章“恒定环路带宽的研究与实现”首先分析了宽带 LC 压控振荡器中存 在的环路带宽变化问题，并提出相应解决办法，其次提出并分析了一种使调谐增 益恒定的技术，最后设计并测试了一款整数分频频率综合器芯片验证所提技术。 第 5 章“自动频率校正的研究与设计”首先回顾了现有的自动频率校正方法， 其次提出一种基于分频比且适用于 ΔΣ 分数分频的 AFC 技术，然后讨论了存在 的频率计数误差，并给出一个 FOM 比较不同的 AFC 性能，最后设计并测试了 一款分数分频频率综合器芯片验证所提 AFC 技术。 第 6 章“分频器的研究与设计”首先回顾了分频器中各种可能的实现结构， 其次将传统的 4/5 预分频器扩展为 8/9 预分频器，并讨论相关电路设计，然后阐 述了应用于宽带 ΔΣ 分数锁相环的可编程脉冲吞计数器结构，最后提出一种 4/4.5 预分频器电路，以降低 ΔΣ 调制器的高通量化噪声引入的带外相位噪声。 第 7 章“环路仿真与芯片设计实例”首先介绍了环路行为级仿真模型，然后 在第 2 章的理论分析和第 3 章至第 6 章所提技术的基础上，设计并测试了一款 应用于 DVB-T 的 1.2GHz～2.1GHz 输出的 ΔΣ 分数分频频率综合器芯片。 第 8 章“总结与展望”首先总结了本论文，然后讨论了可能进一步开展的研 究工作
第2章锁相环型频率综合器概述 第2章 锁相环型频率综合器概述 摘要：本章内容涉及1)整数分频锁相环基本结构：2)环路参数分析和相位噪 声建模：3)△Σ分数分频锁相环：4)量化噪声到相位噪声的转换。 2.1引言 随着电子技术的飞速发展，被喻为电子系统“心脏”的频率综合器在通信领域 得到了日益广泛的应用。根据实现方式的不同，频率综合器大致可以分为直接模 拟频率综合器、直接数字频率综合器以及锁相环型频率综合器三种。在直接模拟 频率综合器中，输出信号由晶体振荡器通过混频、分频、倍频和滤波等装置得到。 优点是速度快，相位噪声小，缺点是大量使用滤波器和混频器，功耗大，体积大， 不利于集成。在直接数字频率综合器中，先将抽样正弦波存在只读存储器(Read Only Memory,简称ROM)中，对于所需频率信号，用查找表的方法从ROM中 读取波形，再通过数模转换器(Digital--to-Analog Converter,简称DAC)输出和滤 波得到。优点是速度快，频率精度高，利于集成，缺点是相位噪声受DAC线性 度限制，且无法实现很高的输出频率。锁相环型频率综合器采用间接频率合成方 法，将参考频率乘以一个变化的倍数，得到所需输出频率，具有输出信号频谱纯 度高、功耗低、成本低等优点，因此成为射频接收机中产生本振信号的最常用方 式。 本章主要做了以下工作：首先以整数分频锁相环基本结构为例，讨论了环路 参数设计和相位噪声建模，分析了各个模块自身噪声对输出相位噪声的贡献：接 着介绍了△Σ分数锁相环实现原理以及△Σ调制器结构和量化噪声，给出△Σ分 数锁相环动态锁定的工作状态：最后分析了△Σ调制器的量化噪声如何转化到锁 相环输入的相位噪声。 2.2整数分频锁相环基本结构 图2-1为锁相环型整数分频频率综合器的结构框图，它由鉴频鉴相器 (Phase-Frequency Detector,简称PFD)、电荷泵(Charge Pump,简称CP) 环路滤波器(Loop Filter,简称LPF)、压控振荡器(Voltage Controlled Oscillator, 简称VCO)和分频器(Divider)五个基本模块组成。每个模块的功能如下：鉴频鉴 相器对输入参考时钟fef和分频器输出时钟fv进行相位比较，把相位差转换成时 间差控制电荷泵，电荷泵再将时间差转换成输出电流对滤波器充放电，滤波器对 电流滤波后输出稳定的电压信号控制压控振荡器的输出频率，而分频器将振荡器 5
第 2 章 锁相环型频率综合器概述 5 第2章 锁相环型频率综合器概述 摘要：本章内容涉及 1）整数分频锁相环基本结构；2）环路参数分析和相位噪 声建模；3）ΔΣ 分数分频锁相环；4）量化噪声到相位噪声的转换。 2.1 引言 随着电子技术的飞速发展，被喻为电子系统“心脏”的频率综合器在通信领域 得到了日益广泛的应用。根据实现方式的不同，频率综合器大致可以分为直接模 拟频率综合器、直接数字频率综合器以及锁相环型频率综合器三种。在直接模拟 频率综合器中，输出信号由晶体振荡器通过混频、分频、倍频和滤波等装置得到。 优点是速度快，相位噪声小，缺点是大量使用滤波器和混频器，功耗大，体积大， 不利于集成。在直接数字频率综合器中，先将抽样正弦波存在只读存储器(Read Only Memory，简称 ROM)中，对于所需频率信号，用查找表的方法从 ROM 中 读取波形，再通过数模转换器(Digital-to-Analog Converter，简称 DAC)输出和滤 波得到。优点是速度快，频率精度高，利于集成，缺点是相位噪声受 DAC 线性 度限制，且无法实现很高的输出频率。锁相环型频率综合器采用间接频率合成方 法，将参考频率乘以一个变化的倍数，得到所需输出频率，具有输出信号频谱纯 度高、功耗低、成本低等优点，因此成为射频接收机中产生本振信号的最常用方 式。 本章主要做了以下工作：首先以整数分频锁相环基本结构为例，讨论了环路 参数设计和相位噪声建模，分析了各个模块自身噪声对输出相位噪声的贡献；接 着介绍了 ΔΣ 分数锁相环实现原理以及 ΔΣ 调制器结构和量化噪声，给出 ΔΣ 分 数锁相环动态锁定的工作状态；最后分析了 ΔΣ 调制器的量化噪声如何转化到锁 相环输入的相位噪声。 2.2 整数分频锁相环基本结构 图 2-1 为锁相环型整数分频频率综合器的结构框图，它由鉴频鉴相器 (Phase-Frequency Detector，简称 PFD)、电荷泵(Charge Pump，简称 CP)、 环路滤波器(Loop Filter，简称 LPF)、压控振荡器(Voltage Controlled Oscillator， 简称 VCO)和分频器(Divider)五个基本模块组成。每个模块的功能如下：鉴频鉴 相器对输入参考时钟 fref和分频器输出时钟 fdiv 进行相位比较，把相位差转换成时 间差控制电荷泵，电荷泵再将时间差转换成输出电流对滤波器充放电，滤波器对 电流滤波后输出稳定的电压信号控制压控振荡器的输出频率，而分频器将振荡器
射频接收机中分数分频频率综合器的研究与设计 输出信号fvco分频得到较低的频率同fef进行比较。在这个负反馈系统的作用下， 锁定时fef和fiv的频率相等、相位对齐，输入、输出频率满足天vco=VX frefl的关系。 Charge Loop div Pump Filter Divider 图2-1整数分频锁相环结构框图 2.3环路分析 2.3.1环路参数设计 由于鉴频鉴相器和电荷泵的开关采样特性，锁相环其实是一个离散系统。但 为便于分析，一般来说，当环路带宽小于参考频率的十分之一时，可以用连续的 S域模型进行分析[1]。图2-2给出了整数分频锁相环的线性相位s域模型。其中 1cp2T表示鉴频鉴相器和电荷泵级联的相位到电流的传递函数，lp是电荷泵电 流，单位为安培(A):Z(S)表示滤波器的电流到电压的传递函数，单位为欧姆(Q): KvcS表示压控振荡器的电压到相位的传递函数，Kvco是调谐增益，单位为弧度 每秒每伏(rad/sV):1/N表示分频器的相位到相位的传递函数，N是分频比。 PFD+CP LPE VCO co Divider 图2-2整数分频锁相环线性相位s域模型 设计参数中/p、Kv©o和N都是事先给定的，不同的滤波器结构和滤波参数 决定了环路的动态特性，环路参数设计主要就是获得滤波器中的参数值。通常来 说，常用的环路分析方法包括开环相位裕度最大化法2]和闭环稳定性优化的根轨 迹法34]。环路参数会随着工艺、电压和温度的变化而变化，闭环稳定性优化 的根轨法能基于环路的稳定边界，得到稳定性最优的环路参数。事实上，以上两 种分析方法得到的结果非常接近，而且闭环根轨迹法的分析较为复杂，并且直观 性不强，因此下面主要对开环相位裕度最大化法进行分析。 6
射频接收机中分数分频频率综合器的研究与设计 6 输出信号 fvco分频得到较低的频率同 fref进行比较。在这个负反馈系统的作用下， 锁定时 fref和 fdiv 的频率相等、相位对齐，输入、输出频率满足 fvco=N×fref的关系。 图 2-1 整数分频锁相环结构框图 2.3 环路分析 2.3.1 环路参数设计 由于鉴频鉴相器和电荷泵的开关采样特性，锁相环其实是一个离散系统。但 为便于分析，一般来说，当环路带宽小于参考频率的十分之一时，可以用连续的 s 域模型进行分析[1]。图 2-2 给出了整数分频锁相环的线性相位 s 域模型。其中 Icp/2π 表示鉴频鉴相器和电荷泵级联的相位到电流的传递函数，Icp 是电荷泵电 流，单位为安培(A)；Zlpf(s)表示滤波器的电流到电压的传递函数，单位为欧姆(Ω)； Kvco/s 表示压控振荡器的电压到相位的传递函数，Kvco是调谐增益，单位为弧度 每秒每伏(rad/s·V)；1/N 表示分频器的相位到相位的传递函数，N 是分频比。 图 2-2 整数分频锁相环线性相位 s 域模型 设计参数中 Icp、Kvco 和 N 都是事先给定的，不同的滤波器结构和滤波参数 决定了环路的动态特性，环路参数设计主要就是获得滤波器中的参数值。通常来 说，常用的环路分析方法包括开环相位裕度最大化法[2]和闭环稳定性优化的根轨 迹法[3][4]。环路参数会随着工艺、电压和温度的变化而变化，闭环稳定性优化 的根轨法能基于环路的稳定边界，得到稳定性最优的环路参数。事实上，以上两 种分析方法得到的结果非常接近，而且闭环根轨迹法的分析较为复杂，并且直观 性不强，因此下面主要对开环相位裕度最大化法进行分析
第2章锁相环型频率综合器概述 2.3.1.1二阶滤波器所在三阶环路 图2-2中的开环传递函数为 H,(s)= 因 (2.1) 在锁相环型频率综合器中，滤波器通常采用电阻、电容等无源器件实现。常 用的无源二阶、三阶滤波器电路图如图2-3所示。 Vctri R3 (a)无源二阶滤波器 (b)无源三阶滤波器 图2-3常用无源滤波器电路图 图(a)是无源二阶滤波器，其从lcp到Vctn的传递函数可以写为 Zpt2nd (S)= RCs+1 (2.2) s(RC,C2S+C1+C2)） 式(2.2)只存在一个零点，位置在 1 w2-RC 2.3) 压控振荡器在原点处有一个极点wp1,滤波器又引入一个原点极点w2,另 一个非零极点为 C1+C2 Wps=R.CC2 (2.4) 如果用b表示C1和C2的比值，则零点和非零极点的关系为 W3=(b+1)w, (2.5) 由式(2.1)-(2.5)可知，开环传递函数H(w)在任意角频率的相位裕度为 (jw)=arctan -arctan w (2.6) 'W3 令式(2.6)求导等于0解得的角频率处能获得相位裕度的极大值。为使环路的 相位裕度最大化，必须在开环带宽ωc处取得最大的相位裕度，因此得到 7
第 2 章 锁相环型频率综合器概述 7 2.3.1.1 二阶滤波器所在三阶环路 图 2-2 中的开环传递函数为 ( ) ( ) cp vco o lpf 2 I K Hs Z s πNs = (2.1) 在锁相环型频率综合器中，滤波器通常采用电阻、电容等无源器件实现。常 用的无源二阶、三阶滤波器电路图如图 2-3 所示。 (a) 无源二阶滤波器 (b) 无源三阶滤波器 图 2-3 常用无源滤波器电路图 图(a)是无源二阶滤波器，其从 Icp到 Vctrl 的传递函数可以写为 ( ) ( ) 1 1 lpf,2nd 112 1 2 RCs 1 Z s s RCC s C C + = + + (2.2) 式(2.2)只存在一个零点，位置在 z 1 1 1 ω R C = (2.3) 压控振荡器在原点处有一个极点 ωp1，滤波器又引入一个原点极点 ωp2，另 一个非零极点为 1 2 p3 112 C C ω RCC + = (2.4) 如果用 b 表示 C1和 C2 的比值，则零点和非零极点的关系为 ωp3 z = + (b 1)ω (2.5) 由式(2.1)–(2.5)可知，开环传递函数 Ho(jω)在任意角频率的相位裕度为 ( ) z p3 arctan arctan ω ω φ jω ω ω = − (2.6) 令式(2.6)求导等于 0 解得的角频率处能获得相位裕度的极大值。为使环路的 相位裕度最大化，必须在开环带宽 ωc 处取得最大的相位裕度，因此得到
射频接收机中分数分频频率综合器的研究与设计 w。=w-w3 (2.7) 将式(2.7)代入(2.6)，再结合式(2.5)，得到最大的相位裕度为 m=arctan (2.8) 可见，当选取在开环带宽ωc处获得最大相位裕度时，此时的最大相位裕度只与 b有关。当b=15时，相位裕度可达62°。另外，由式(2.5)和(2.7)可得 W2=1 (2.9) b+1 wp3=Vb+1w。 (2.10) 在开环带宽wc处，开环传递函数的增益为1。一旦选定开环带宽w和电容 比值b,滤波器中的电阻、电容值则可由式(2.1)、(2.5)、(2.7)、(2.9)和(2.10)得 到 2TTNw.b+1 (2.11) lepKvco b C,=b+i.K。b (2.12) Rwc 2TNw√b+1 c86 (2.13) 由此可见，在满足系统最大相位裕度的前提下，电阻R1和开环带宽ωc成正比， 而电容C1和C2与wc的平方成反比。 思1 m -180 p12 2 Wc Wp3 图2-4三阶环路开环增益波特图 8
射频接收机中分数分频频率综合器的研究与设计 8 ω ωω c z p3 = (2.7) 将式(2.7)代入(2.6)，再结合式(2.5)，得到最大的相位裕度为 m 1 1 arctan 1 2 1 φ b b ⎡ ⎛ ⎞⎤ = +− ⎢ ⎜ ⎟⎥ ⎣ ⎝ ⎠ + ⎦ (2.8) 可见，当选取在开环带宽 ωc 处获得最大相位裕度时，此时的最大相位裕度只与 b 有关。当 b=15 时，相位裕度可达 62°。另外，由式(2.5)和(2.7)可得 c z 1 ω ω b = + (2.9) ωp3 c = + b 1ω (2.10) 在开环带宽 ωc 处，开环传递函数的增益为 1。一旦选定开环带宽 ωc 和电容 比值 b，滤波器中的电阻、电容值则可由式(2.1)、(2.5)、(2.7)、(2.9)和(2.10)得 到 c 1 cp vco 2πNω b 1 R IK b + = (2.11) cp vco 1 2 1c c 1 2 1 b b I K C R ω πNω b + = = + (2.12) 1 cp vco 2 2 c 1 2 1 C I K C b πNω b = = + (2.13) 由此可见，在满足系统最大相位裕度的前提下，电阻 R1 和开环带宽 ωc 成正比， 而电容 C1 和 C2与 ωc 的平方成反比。 图 2-4 三阶环路开环增益波特图