图为SOI MOS器件计算的到的亚阈值特性，其中 分别给出了 10 0 ts. 250A V=1.1V 0 10 元=175A 'o=0.1V 和 4-550A 10 G Si =550A 10 nt-poly 40D, n λ=250A =0.1m 10-0 N=10cm b=0.4μm 两种参数 t.=250A 对应的特性 -1.50 -1.00 0.50 0.00 0.50 1.00 VoIV 图6.3不同特征长度的薄膜全耗尽SOI MOS器件亚阈值特性
• 图为SOI MOS器件计算的到的亚阈值特性，其中 分别给出了 和 两种参数 对应的特性 tSi 250 A 175A tSi 550 A 250 A
以上讨论了FD SOI MOSFET按比例缩小的规则，引入特 征长度2作为缩比参数。为了获得较好的亚阈值特性，必 须使L几足够大。对于给定的2，增大掺杂浓度（要保证 在规膜全耗尽范围)，减小中和中D也有助于减小中m, 但是这个影响很小，而2是指数的影响。为了减小)，对 深亚微米SOI MOS器件必须采用薄硅膜和很薄的栅氧化 层，硅膜的掺杂浓度则根据调节阈值电压的需要确定
• 以上讨论了FD SOI MOSFET按比例缩小的规则，引入特 征长度λ作为缩比参数。为了获得较好的亚阈值特性，必 须使L/λ足够大。对于给定的λ ，增大掺杂浓度（要保证 在规膜全耗尽范围），减小 S和 D也有助于减小 min ， 但是这个影响很小，而λ是指数的影响。为了减小λ ，对 深亚微米SOI MOS器件必须采用薄硅膜和很薄的栅氧化 层，硅膜的掺杂浓度则根据调节阈值电压的需要确定
SOI MOS器件的基本特性 由于薄膜SO1器件的硅层受到前栅和背栅的控制，前界面 和背界面都有可能处于积累、耗尽或反型状态，它共有九种 工作模式，大部分没有实际用途。 如果是厚膜器件，正栅和背栅之间没有耦合。此时的器件等效 于正栅和背栅控制两个独立的体硅器件并联，由于埋氧化层足 够厚，背栅器件的阈值电压很大，跨导很低，可以忽略，只需 考虑正栅器件的特性 而一般情况下，性能优良的FDOI器件硅膜厚度小于正栅和背 栅的耗尽层之和，正栅和背栅相互耦合，阈值电压相互影响， 这里考虑这种情况
• SOI MOS器件的基本特性 由于薄膜 SOI 器件的硅层受到前栅和背栅的控制，前界面 和背界面都有可能处于积累、耗尽或反型状态，它共有九种 工作模式，大部分没有实际用途。 如果是厚膜器件，正栅和背栅之间没有耦合。此时的器件等效 于正栅和背栅控制两个独立的体硅器件并联，由于埋氧化层足 够厚，背栅器件的阈值电压很大，跨导很低，可以忽略，只需 考虑正栅器件的特性。 而一般情况下，性能优良的FD SOI器件硅膜厚度小于正栅和背 栅的耗尽层之和，正栅和背栅相互耦合，阈值电压相互影响， 这里考虑这种情况
(一)SOI MOSFET一维阈值电压模型 ()对于厚膜器件，正栅和背栅之间没有耦合，只需考虑正 栅器件的特性，阈值电压与体硅器件一致。 (2)FD SOI器件硅膜厚度小于正栅和背栅的耗尽层之和，正 栅和背栅相互耦合，阈值电压相互影响。为了简化分析，忽略 源和漏影响的短沟道效应，只考虑一维SOI MOS结构模型。 Toxt Tsi T0洒 Vef 0 M 0 S 0 中如 中oxb
（一） (1) 对于厚膜器件，正栅和背栅之间没有耦合，只需考虑正 栅器件的特性，阈值电压与体硅器件一致。 (2) FD SOI器件硅膜厚度小于正栅和背栅的耗尽层之和，正 栅和背栅相互耦合，阈值电压相互影响。为了简化分析，忽略 源和漏影响的短沟道效应，只考虑一维SOI MOS 结构模型
硅层满足一维泊松方程： dx2 Es 硅膜正背界面的电势分别为中和p,硅膜电容为 求解一维泊松方程，得出得到硅层中的电势分布： 286si ts 268si x+φ封 微分可得硅层 NxB-oogNits 中电场： E(x)=- EoEsi 288s 代入x=0和x=ts则正 Dy-du gNits 界面和背界面电场： ts 288s qN AIS+E EoEsi
s A qN dx d 2 2 硅层满足一维泊松方程： 硅膜正背界面的电势分别为sf和sb，硅膜电容为 CSi s TSi 求解一维泊松方程，得出得到硅层中的电势分布： 2 0 0 2 2 A sb sf A Si sf Si Si Si qN x qN t x x t 微分可得硅层 中电场： 0 0 2 A sf sb A Si Si Si Si qN x qN t E x t 代入x=0和x=tSi则正 界面和背界面电场: 0 2 sf sb A Si sf Si Si qN t E t 0 A Si sb sf Si qN t E E