基于CMOS传输门(TG) 电路 异或门 MUX2 f f b
基于CMOS传输门（TG） 电路 异或门 MUX2
基于CMos传输门(TG) 电路 MUX2的应用形式 c 0 1-0 f=a·c+b·cf f=c+b f= a 0 0 f=ac f=(ac) f=(b+c) f=(a-c)
基于CMOS传输门（TG） 电路 MUX2 的应用形式
CMoS组合逻辑单元的设计优化 目标 实现要求的逻辑功能; 减少电路的时间延迟; 降低电路功耗 提高电路集成度
CMOS组合逻辑单元的设计优化 目标： 实现要求的逻辑功能； 减少电路的时间延迟； 降低电路功耗； 提高电路集成度
最小晶体管 所有设计尺度都采用版图设计规则所能容许 的最小尺度进行设计。 参数表征基本单位: 设定对于NMos的最小晶体管:沟道宽度 W=1,导通电阻R=1,栅极电容Cg=1,逻 辑面积A=1;
最小晶体管 所有设计尺度都采用版图设计规则所能容许 的最小尺度进行设计。 参数表征基本单位： 设定对于NMOS的最小晶体管：沟道宽度 W=1，导通电阻R=1，栅极电容Cg=1，逻 辑面积A=1；
单元电路的时间延迟 电路的时间延迟主要是由于随着状态的改变, 电路通过导通电阻为相关的电容充电和放电 导致的。 若导通电阻为R,连接到输出端上的总电容 为C,则延迟时间可以粗略表达为t=RC
单元电路的时间延迟 电路的时间延迟主要是由于随着状态的改变， 电路通过导通电阻为相关的电容充电和放电 导致的。 若导通电阻为R，连接到输出端上的总电容 为C，则延迟时间可以粗略表达为t=RC