数字集成电路的设计形式 全定制设计(ASIQ或基于标准单元的设计 C CBIC) 半定制设计或基于门阵列的设计(GA) 基于可编程器件(PLD)的设计
数字集成电路的设计形式 全定制设计(ASIC)或基于标准单元的设计 （CBIC）； 半定制设计或基于门阵列的设计（GA）； 基于可编程器件（PLD）的设计；
全定制设计(ASIC 通过对每一个晶体管进行优化设计实现; 所有的工艺掩模都需要从头设计; 可以最大限度地实现电路性能的优化; 设计周期很长,设计时间和成本非常高; 主要用于一些特殊部件的设计,例如微处 理器、高压器件、A/D转换器、传感器等
全定制设计(ASIC) 通过对每一个晶体管进行优化设计实现； 所有的工艺掩模都需要从头设计； 可以最大限度地实现电路性能的优化； 设计周期很长，设计时间和成本非常高； 主要用于一些特殊部件的设计，例如微处 理器、高压器件、A/D转换器、传感器等
典型的CBIC设计 电路中各功能模块分布在芯片的不同位置, 中间为全局布线区。 口口口口口口口口口口口囗口口口口口 standard-ce area fixed blocks 0.02in 500Hma吨
典型的CBIC设计 电路中各功能模块分布在芯片的不同位置， 中间为全局布线区
典型的CBIC设计 在每个功能模块以内,规范排布了大量的基 本单元,其间由局部布线区进行隔离。 expanded view of part of flexible block 1 connection connection metal2 to power to ower 250λ pads metall pads terminal yss VDD VSS VDD row-end 口■叫■I■■■口■■■ cells feedthrough cell A 11 ■■■■■■■■□■■■匚 eA.23 cell A 132 metal2 cells ■■■■■■■■■■■■ meta 2 power cell metall metall rows of standard cells
典型的CBIC设计 在每个功能模块以内，规范排布了大量的基 本单元，其间由局部布线区进行隔离
典型的CBIC设计 个基本单元的结构及逻辑 VDD -cell bounding box d4B14[4 (BB) contact ndift B1[4 B1 meta2一 abutment box Z= A1 BI 10
典型的CBIC设计 一个基本单元的结构及逻辑 Z = A1' B1