112第四章组合逻辑电路 样就把一个实际的逻辑功能要求抽象为一个逻辑函数了。 (2)写出逻辑函数式。为了能应用逻辑代数的公式和定理进行逻辑函数的 化简和变换,需要将值表转换成逻辑函数式 对于某些逻辑关系比较简单的问题,有时也可以直接写出它的逻辑函数式 省略出真值表这…一步。 (3)将逻辑函数式化简或变换。为使设计的电路尽量简单,即所用的门最 少,而且每个门的输人端数目最少,就必须将函数化为最简形式—所含乘积项 最少,同时每个乘积项的因子最少。 如果对使用的门电路类型有限制,则有时还需要对函数式进行变换,以适应 所用门电路的特点。例如规定全部用与非门组成设计的电路,那么就必须将函 数式化为与非-与非的形式,等等。 (4)画出用门电路组成的逻辑电路图。 到这“步为止,应当说只是完成了逻辑设计。要想把逻辑设计变为实际的 硬件设备,还需要进行工艺设计和施工,这些内容就不包括在本课程的内 容里了 【例4-4】设计一个代码转换电路将余3循环码转换为8421码。 解:根据题意可知,设计的代码转换电路以余3循环码为输入、8421码为输 出},这就可以直接列出表示输出与输入关系的真值表,如表4-3所示。 表4-3例4-4代码转换电路的真值表 输人 yn 0 0011 110 0000 01100 101 000 1100 由于余3循坏码中不会出现00000010011、1000、1001和1011这六种状 态,所以可将A3A2AA、A3A2A1Ao、A3A3A4A。、A3A2A1A、A342AA和A342A1A这 六个最小项作为约束项处理
4.1本章习题兆型与解题方法113 从表4-3可以写出Y3、Y2、Y1、Y作为A3A2、A1、A,的逻辑函数的表达式, 然后进行化简。如果利用卡诺图化简,则可以直接从表4-3画出图4-4中Y3、 Y2、H1、Y的卡诺图,而无需先写出它们化简前的逻辑式。 0 110 0 0 (b)Y2 AA o A,4o 0001 10 000 10 0 00 010 110 」 (c)Y, (d)Yo 图4-4例4-4电路的卡诺图 由图4-4的卡诺图化简后得到 Y3=A,A,AO Y2 =A, Ao+AAl Yo=AA2+A3A Ao+A,A:Ao+ AA,Ag+A3A2A,A 如果对使用门电路的类型没有任何限制,那么直接用与门和或门组成的电 路将如图4-5所示。为∫保证信号的单向传输,并将输入与输出电路隔离,应 在A与Y1之间接入同相输出的缓冲器
114第四章组合逻辑电路 图4-5用与门、或门组成的代码转换电路 如果规定只能用2输入与非门74LS00和3输入与非门74LS10组成这个代 码转换电路,这时就必须将式(4-4)变换为全部由两变量与非运算、二变量与 非运算、非运算组合而成的形式,即 Y3=((A3A1A6)") Y2=((A3A。+A146))=(43A)'·(A14)") Y, =((A2 A2 +A,A, A.+A, AA +A,A'A,+A,A,A,A')') =(AA42)’·(AAA)·(A4146)(A341A0)·(A3A2A14)) =((A4242)·(A3A1A)·(A3A1A)(A3AA) (A3((A2A1Ab))”)”) =(((A4242)·(A,A1A0)·(A3A1A)"))·((A3AA0) (A3·((A2A1A)")))"))
4.本章习题类型与解题方法115 根据式(4-5)画出的电路图如图4-6所示。图中只包含2输入与非门和 3输入与非门两种门电路。 A A 56y 图4-6用2输入端和3输人端与非门组成的代码转换电路 四、用数据选择器设计组合逻辑电路 设计方法和步骤 (1)进行逻辑抽象,用逻辑函数的形式来描述所要实现的逻辑功能。 (2)写出逻辑函数式。 〔以上两个步骤的艮体做法与使用小规模集成门电路进行设计时完全 相同。) (3)选定数据选择器器件。若函数有M个输入变量,选用的数据选择器有 位地址输入,则应取M≤n+1,以M=n+1时器件的利用最充分。 (4)将逻辑函数式化为最小项之和的形式,并与数据选择器输出的逻辑函 数式对照比较,确定输入变量在地址输入端与数据输人端应如何连接才能得到 设计函数所含的所有最小项。依此连接后,在数据选择器的输出端就得到了所 设计的逻辑函数 (5)画出逻辑电路图
116第四章组合逻辑电路 【例4-5】设计一个三人表决电路。在表决一般问题时以多数同意为通 过。在表决重要问题时,必须一致同意才能通过 解:首先进行逻辑抽象。取参加表决人的态度为输入变量,以P、Q、R表 示,并规定1状态表示同意0状态表示不同意。同时,以T表示表决问题的类 型,T=0表示一般问题,T=1表示重要问题。取表决结果为输出变量,以Z表 示,并规定Z=1表示通过,Z=0表示不通过。 于是就可以列出表4-4的真值表。从真值表写出Z的最小项之和形式的 逻辑函数式 Z=P'QRT+PORT+ PQR'T+ PQRT'+ PQRT PORT+PPRT+ PQR'T+ PQR(T+T' PQRT+PPRT+ PQR'T+PQR. 1 (4-6) 表4-4例4-5三人表决电路的真值表 T 0 因为Z为四变量逻辑函数,所以选有3位地址输入的8选1数据选择器 24S51产生逻辑函数Z。表4-5是器件手册给出的74115的功能表。按照 正逻辑约定,高电平H为1,低电平L为0,即可写出当G′=0(G=1)时Y的逻 辑函数式