第五章 触发器 5.1本章习题类型与解题方法 这一章的习题可以分为两大类。一类题目是给定触发器输入信号的波形, 要求画出对应的输出波形。这一类题目其实都比较简单,航是给定了一系列的 输入和初态值,求对应的次态。只要掌握了各种类型触发器的逻辑功能和触发 方式的特点,就能求解这一类问题了。 另一类题日是触发器的实际应用。这一类题比较灵活,例如利用触发器的 存储功能和分频功能就可以构成许多有用的数字电路。 给定触发器输入信号的波形,求对应的输出波形 这类题舀当中又可区分为以下三种情况 1.直接给出了触发器输人信号的波形 解题方法和步骤: 根据所用触发器的特性表和触发方式,直接就可以确定每个时钟信号周期 后输出的状态了 2.输入信号经另外的组合逻辑电路加到触发器的输入端 解题方法和步骤 方法一,首先求出给定输入信号下加到触发器每个输人端上的信号波形,然 后根据触发器的特性表就很容易画出输出波形了。 方法二,在输入端附加电路比较复杂的情况下,也可以按如下方法和步骤求 解,即 ①首先写出加到触发器每个输入端的输入信号的逻辑函数式。 ②将输人信号的逻辑函数代入触发器的特性方程,得到触发器的状态 方程
150第五章舳发器 ③利用触发器的状态方程依时序先后顺序逐一求出每次CLK信号作用后 触发器的次态输出,画出输出随输入和初态变化的波形图。 3.触发器的信号输入端(亦称同步输入端)和异步输入端(即异步置0端和 异步置1端)同时有输人信号。 解题方法和步骤: (1)因异步置0信号R和异步置1信号S不受时钟信号控制,所以只要 出现Sn=1(或S=0)信号,触发器的输出立刻被置为Q=1,而与此时的输入和 CL的状态无关。同理,只要出现R=1(或R=0)信号,触发器的输出立刻被 置为Q=0,而与此时的输入和CLK的状态无关。 (2)在没有异步置0、置有效信号的情况下,仍然可以用上面1、2两种情 况下的解法求出输出波形 【例5-1】将同样的输入信号分别加到两个触发器FF1和FF2的JK输 入端上,如图5-1所示,试画出Q1、Q2端的电压波形。假定触发器的初始状态 均为Q CLK CLK-CI FE CLK K Q2↑ 边沿触发的胚K触发器 (b)主从触发器 图5-1例5-1的波形图 解:由触发器的图形逻辑符号可知,FF1是上升沿触发的边沿触发压触发 器,Q1状念的变化发生在CK的上升沿,而且仪仪与CIK上升沿到达时刻的输 入有关。第一个CLK上升沿到达时J=1K=0,触发器被置成Q=1。第二个 第三个CLK上升沿到达时J=0、K=1,触发器置0。第四个CLK上升沿到达时 J=K=0,触发器保持Q=0不变,于是就得到了图(a)中的Q波形图
5.1本章习题类型与解题方法151 FF2是脉冲触发方式的孫触发器,每当CIK=1时主触发器接收信号、从触 发器保持不变,CLK下降沿到达时从触发器按照这时主触发器的状态翻转,主触 发器保持不变。第一个CLK高电平期间J=1、K=0,主触发器置1,CK下降沿 到达时输出变为Q2=1。第二个CK高电平期间J=0、K=1,主触发器置0 CIK下降沿到达时Q2=0。第二个CI高电平期间出现了J=k=1信号,主触 发器置1,CLK下降沿到达时Q2=1。第四个CLK高电平期间出现了K=1信 号,主触发器置0,CLK下降到达时Q2=0,这样就得到了图(b)中的Q2波形 比较一下Q1和Q2的波形可以看出,虽然FF1和FF2都是J触发器,但由 于触发方式不同,在同样的输入作用下,输出的波形是不同的。因此,不同触发 方式的触发器即使逻辑功能相同,也不能简单地互换使用 【例5-2】画出图5-2电路中触发器输出端Q的电压波形。输人信号 A、B的波形如图5-3中所示。触发器的初始状态为Q=0 A CLK 图5-2例5-2的电路 HHL 图5-3图5-2电路的电压波形图 解:由图5-2中写出触发器输入端D的逻辑式,得到 D=((AOB)Q)
52第五章触发器 故得到触发器的状态方程为 Q'=D=((A出B)Q) 上式表明,当A⊕B=1时,Q=Q’;当A⊕B=0吋,Q'=1。我们可以先画 出AB的波形,然后根据A⊕B的状态就能决定Q的状态。于是得到图5-3 中Q的波形图。 【例5-3】试画出图5-4电路在C脉冲序列作用下Q1和Q2的电压波 形。设两个触发器的初始状态均为Q=0。 Q 1K IK 1 CLK 图5-4例5-3的电路 解:这是个有异步置零信号输入的电路。因为异步置零信号(R=0信 号)的优先杖最高,只要它一出现触发器立即置0,与J、k的输人信号和CLK状 态无关,所以这时不能用触发器的状态方程去确定次态。我们可以找出每次时 钟信号到来前每个触发器的输入和现态,然后根据它的功能表确定次态。 第一个CLK脉冲到来之前,J1=1、K1=0,2=0、K2=1、R1=0,所以CLK下 降沿到达后,触发器状态为Q1Q2=10。 第二个CLK脉冲到来之前,J1=1、K1=0,2=1、K2=0、R=1,所以CL下 降沿到达后,触发器状态为Q1Q2=11 第三个CLK脉冲到来之前,J1=0、K1=1,2=1、K2=0、Rb=1,所以CLK下 降沿到达后,触发器状态置成Q1Q2=01。但由于Rb=Q1,所以在Q1变为0以 后,Q2立即被置0。于是电路回到了起始的状态Q1Q2=00。Q1、Q2的电压波形 如图5-5所小。 触发器的应用 1.触发器存储功能的应用 这…类题日是利用触发器的记忆功能把需要保存的瞬态信号保存下来,直 到需要清除时为止。 【例5-4】设计一个举重裁判逻辑电路。在一个主裁判员和两个副裁判 员当中,必须有包含主裁判员在内的两人以上认定试举动作合格,并按动自己的
5.I本章习题类型与解题方法153 CLK 凡凡风几 图5-5图5-4电跻的电压波形图 按钮时,表示试举成功的输出信号Z=1。而且,要求这个z=1的信号能一直保 持下去,直到T作人员按动清除按钮为止 解:出于一个裁判员按动按钮发出的信号不能白行保持,而且按动的动作 可能有先后、长短之别,所以需要用三个触发器分别保存三人按动按钮发出的信 号。由于只要求触发器有置1和置0功能即可,所以用RS、环、D型触发器均 可,对结构类型也无特定要求。 若选用SR锁存器,则可用裁判员按动按钮A、B、C给出的低电平作为置1 信号,用工作人员按动按钮P给出的低电平作为置0信号,如图5-6所示。试 举成功的信号Z由三个触发器的输出状态判别,这个判断逻辑电路已在《数字 电子技术基础》(第九版)第2.5.2节中的图2.5.2给出。这样我们就得到了图 5-6所示的电路。 主裁判副裁判 副裁判 ° ⊥°c°↑ 工作人员 图5-6例5-4的电路图