423加法器的应用 1、8421BCD码转换为余3码2、二进制并行加法减法器 余3码 A3 A2 A1 Ao B3 B2 B Bo A3 A2 al Ao B3 b2 Bi Bo BCD码 0011 被加数被减数 加数/减数加减控制 BCD码+0011=余3码 C01=0时,BA0=B,电路 执行A+B运算;当Co01=1 时,B1=B,电路执行A B=A+B运算
4.2.3 加法器的应用 1、8421 BCD码转换为余3码 BCD 码 0 0 1 1 余 3 码 S3 S2 S1 S0 C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0 C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0 =1 =1 =1 =1 被加数/被减数 加数/减数 加减控制 BCD码+0011=余3码 2、二进制并行加法/减法器 C0-1＝0时，B0=B，电路 执行A+B运算；当C0-1＝1 时，B1=B，电路执行A －B=A+B运算
3、二十进制加法器 修正条件C=C3+S2S2+S2S1 8421BCD输出 4位二进制加法器 A3 A2 A Ac BBBB 4位二进制加法器 进位A3A2 B2B,B1Bn进位输入 输出 被加数 加数
3、二-十进制加法器 C & 进位 输出 被加数 加数 “0” 1 & & 8421 BCD 输出 S3 ' S2 ' S1 ' S0 ' C3 4 位二进制加法器 C0-1 A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0 C3 4 位二进制加法器 C0-1 A3 A2 A1 A0 B3 B2 B1 B0 进位输入 修正条件 C = C3 + S3 S2 + S3 S1
本节小结 能对两个1位二冼制数冼行相加而求得和及进的逕 辑电路称为半加器。 能对两个1二冼制数进行相加并考慮低位来的选仳 即相当于3个1二进制数的相加。求得和及进的選辑电 路称为全加器。 实现多位二进制数相加的电路称为加法器。按照进位 方式的不同。加法器分为串行冼加法器和超前进加法 器两种。串行选位加法器电路简单、但速度较慢,超前选 位加法器速度較快、但电路复杂。 加法器除用來奥现两个二进制数相加外,还可用来设 计代码转换电路、二进制法器和十选制加法器詟
本节小结 能对两个1位二进制数进行相加而求得和及进位的逻 辑电路称为半加器。 能对两个1位二进制数进行相加并考虑低位来的进位， 即相当于3个1位二进制数的相加，求得和及进位的逻辑电 路称为全加器。 实现多位二进制数相加的电路称为加法器。按照进位 方式的不同，加法器分为串行进位加法器和超前进位加法 器两种。串行进位加法器电路简单、但速度较慢，超前进 位加法器速度较快、但电路复杂。 加法器除用来实现两个二进制数相加外，还可用来设 计代码转换电路、二进制减法器和十进制加法器等
4.3数值比较器 43.11位数值比较器 43.24位数值比较器 433比较器的级联 退出
4.3 数值比较器 4.3.1 1位数值比较器 4.3.2 4位数值比较器 4.3.3 比较器的级联 退出
用来完成两个二进制数的大小比较的逻辑电路称 为数值比较器,简称比较器 4311位数值比较器 设A>B时L1=1;A<B时L2=1;A=B时L3=1 得1位数值比较器的真值表。 A B L(A>B)L2 (A<B)L3(A=B) 0 00
用来完成两个二进制数的大小比较的逻辑电路称 为数值比较器，简称比较器。 4.3.1 1位数值比较器 设A＞B时L1 ＝1；A＜B时L2 ＝1；A＝B时L3 ＝1。 得1位数值比较器的真值表。 A B L1 (A>B) L2 (A<B) L3 (A=B) 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1