习题69-3,9-5,9-10 习题79-11,9-14 2021/2/23 作者:清华大学电子工程系罗嵘 第229页
2021/2/23 作者：清华大学电子工程系罗嵘 第229页 习题6 9-3, 9-5, 9-10 习题7 9-11, 9-14
43.1同步时序逻辑电路的设计 1设计步骤 设计要求 原始状态表 原始状态图 状态化简 最小化状态表 触发器选型 状态分配 代码形式的状态表 发器的激励函数 输出函数 时序电路逻辑图 自启动检查 2021/2/23 作者:清华大学电子工程系罗嵘 第230页
2021/2/23 作者：清华大学电子工程系罗嵘 第230页 设计要求 触发器的激励函数 最小化状态表 触发器选型 原始状态表 原始状态图 输出函数 代码形式的状态表 时序电路逻辑图 状态化简 状态分配 自启动检查 4.3.1同步时序逻辑电路的设计 1.设计步骤
2原始状态表和图的构成 分析清楚时序电路的输入条件和输出条件,确定有多少种 输入信息的历史情况,由相应的电路状态记忆,从而确定 原始状态图的状态数 把每一个状态作为电路当时所处的现在状态,根据设计要 求和各种可能的输入情况,确定该时刻的现在的输出和下 一时刻电路的下一个状态,画出状态转换线,注明输入和 输出,完成原始状态图。可多设几个状态,不要发生遗漏 和错误。 根据原始状态图列出原始状态表 2021/2/23 作者:清华大学电子工程系罗嵘 第231页
2021/2/23 作者：清华大学电子工程系罗嵘 第231页 2.原始状态表和图的构成 分析清楚时序电路的输入条件和输出条件，确定有多少种 输入信息的历史情况，由相应的电路状态记忆，从而确定 原始状态图的状态数 把每一个状态作为电路当时所处的现在状态，根据设计要 求和各种可能的输入情况，确定该时刻的现在的输出和下 一时刻电路的下一个状态，画出状态转换线，注明输入和 输出，完成原始状态图。可多设几个状态，不要发生遗漏 和错误。 根据原始状态图列出原始状态表
例1设计判断输入序列为101的检测器。输入为x,输出为z。 画出下述三种要求下的原始状态图(表) (1)对输入序列每三位进行一次判决:若三位代码是101,则 对应其最后一个1时,输出z为1;其它情况z为0 x010100101010 z000000001000 设S0:初始状态,每次判定由此状态开始, 收到一个0 S2:收到一个1, S3收到两个0,S4:收到01,S5:收到10,S6:收到11 2021/2/23 作者:清华大学电子工程系罗嵘 第232页
2021/2/23 作者：清华大学电子工程系罗嵘 第232页 例1设计判断输入序列为101的检测器。输入为x，输出为z。 画出下述三种要求下的原始状态图（表） (1)对输入序列每三位进行一次判决：若三位代码是101，则 对应其最后一个1时，输出z为1；其它情况z为0 x 010 100 101 010 z 000 000 001 000 设S0：初始状态，每次判定由此状态开始， S1：收到一个0， S2：收到一个1， S3：收到两个0，S4：收到01，S5：收到10，S6：收到11
0/0 1/0 0/0 /00(0 00091090010.表417(1)解的原始状态表 现在下一个状态」输出z 状态 0000 =0000010 2021/2/23 作者:清华大学电子工程系罗嵘 第233页
2021/2/23 作者：清华大学电子工程系罗嵘 第233页 0/0 S0 S1 S2 S3 S4 S5 S6 0/0 1/0 0/0 1/0 0/0 1/0 1/0 1/0 0/0 0/0 1/1 0/0 1/0 表 4.17（1）解的原始状态表 现在 下一个状态 输出 z 状态 x=0 x=1 x=0 x=1 S0 S1 S2 0 0 S1 S3 S4 0 0 S2 S5 S6 0 0 S3 S0 S0 0 0 S4 S0 S0 0 0 S5 S0 S0 0 1 S6 S0 S0 0 0