(2)每逢遇到输入序列为101,输出z为1。但是相邻的101代码 不可重叠(即输入的代码不可重复使用) X 010100101010 Z 000100001000 设S0:连续收到的输入为0,S1:收到一个1,S2:收到10, 收到10100 0/0 1/0 0/01 2 表4.18(2)解的原始状态表 0/0 现在状态下一个状态 输出z X-L 0 0S10 2021/2/23 作者:清华大学电子工程系罗嵘 第234页
2021/2/23 作者：清华大学电子工程系罗嵘 第234页 (2)每逢遇到输入序列为101，输出z为1。但是相邻的101代码 不可重叠（即输入的代码不可重复使用） x 010 100 101 010 z 000 100 001 000 设S0：连续收到的输入为0，S1：收到一个1，S2：收到10，S3： 收到101 表 4.18（2）解的原始状态表 现在状态 下一个状态 输出 z x=0 x=1 x=0 x=1 S0 S1 S1 0 0 S1 S2 S1 0 0 S2 S0 S3 0 1 S3 S0 S1 0 0 S0 S1 S2 S3 1/0 0/0 1/0 0/0 1/0 0/0 1/1 0/0
(3)每逢遇到输入序列为101,输出z为1,而且相邻的101代码 可重叠(即前一个101的最后一个1,可以作为下一个101的 头一个1使用) x010100101010 Z 000100001010 设S0:连续收到的输入为0,S1:收到一个1,S2:收到10 1/0 0/0 10 0/0 1/1 0/0 表419(3)解的原始状态表 现在状态下一个状态 输出z x=0 = 0 2021/2/23 作者:清华大学电子工程系罗嵘 第235页
2021/2/23 作者：清华大学电子工程系罗嵘 第235页 (3)每逢遇到输入序列为101，输出z为1，而且相邻的101代码 可重叠（即前一个101的最后一个1，可以作为下一 个101的 头一个1使用） x 010 100 101 010 z 000 100 001 010 设S0：连续收到的输入为0，S1：收到一个1，S2：收到10 S0 S1 S2 1/0 0/0 0/0 1/0 1/1 0/0 表 4.19（3）解的原始状态表 现在状态 下一个状态 输出 z x=0 x=1 x=0 x=1 S0 S0 S1 0 0 S1 S2 S1 0 0 S2 S0 S1 0 1
例2一个时序电路有两个输入x1,x2和两个输出z1, 。规定在同一时刻,x和x2不能同时为1。当x1为1 时,若x2端已输入了两个或两个以上1(这些1不一 定是连续输入的),则输出z为1,z2为0;若x2端没 有输入过两个或两个以上1,则输出z1为0,z2为1; 当x1为0时,不论x2为何值,输出z1,乙2都为0。此外, 每当x1为1时,电路回到起始状态,又重新开始上述 过程,试画出电路的原始状态图(表) 设S(:起始状态,x2端尚未输入过1,S:x2端输入 了一个1,Sc:x2端输入过两个或两个以上的1 2021/2/23 作者:清华大学电子工程系罗嵘 第236页
2021/2/23 作者：清华大学电子工程系罗嵘 第236页 例2一个时序电路有两个输入x1，x2和两个输出z1， z2。规定在同一时刻，x1和x2不能同时为1。当x1为1 时，若x2端已输入了两个或两个以上1（这些1不一 定是连续输入的），则输出z1为1，z2为0；若x2端没 有输入过两个或两个以上1，则输出z1为0，z2为1； 当x1为0时，不论x2为何值，输出z1， z2都为0。此外， 每当x1为1时，电路回到起始状态，又重新开始上述 过程，试画出电路的原始状态图（表） 设SA：起始状态，x2端尚未输入过1，SB： x2端输入 了一个1，SC： x2端输入过两个或两个以上的1
表420状态表 现在 下一个状态 输出 状态 X1X2X1X2 X1X2 X1X2 X1X2 X1X2 X1X2X1X2 X1X2=X1X2=X1X2=XX =00=01=11=10=00=01=11=10000111 S00 000 S00 00 01/00 00/00 Xx2zZ2 000 10/01 10/01 10/10 01/00 00/0001/00 2021/2/23 作者:清华大学电子工程系罗嵘 第237页
2021/2/23 作者：清华大学电子工程系罗嵘 第237页 表 4.20 状态表 下一个状态 输出 z1 z2 现在 状态 x1x2 =00 x1x2 =01 x1x2 =11 x1x2 =10 x1x2 =00 x1x2 =01 x1x2 =11 x1x2 =10 x1x2= 00 x1x2= 01 x1x2= 11 x1x2= 10 SA SA SB SA 0 0 0 0 0 1 SB SB SC SA 0 0 0 0 0 1 SC SC SC SA 0 0 1 0 0 0 SA SB SC x1x2 /z1z2 10/01 00/00 01/00 00/00 01/00 10/01 00/00 01/00 10/10