41组合逻辑电路分析 工作原理: ①A3~A无输入时→bc=b门打开 Y=0→第2片74LS148工作→输出:1Y2Y1Y低段) ②A5~A有输入时 Y3=0 Y=1→第2片不工作a、b、c=1,门打开→输出0Y2Y1Y高段) 01234567 g910l12131415 尽管此时A7~A0可能有 HPRIBIN 低位片 高位片 输入,但被Ys1屏蔽了 MSI:74LS148、CC45328-3优先编码器 74LS147、CC4014710—4优先编码器 a[&[ 国大信 图4-1-108线-3线扩展为16线-4线优先编码器
16 重大通信 学院•何伟 4.1 组合逻辑电路分析 工作原理： ① 无输入时 ② 有输入时 A15 ~ A8 第 片 工作 输出： （低段） 、 、 ，门打开 2 1 0 1 3 0 2 74 148 1 1 1 Y LS Y Y Y a b c Y S = = = A15 ~ A8 第 片不工作 、 、 ，门打开 输出： 2 1 （高段） 0 1 3 1 2 1 0 0 Y a b c Y Y Y Y S = = = 尽管此时 可能有 输入，但被YS1屏蔽了 A7 ~ A0 MSI： 74LS148、CC4532 8—3优先编码器 74LS147、CC40147 10—4优先编码器
41组合逻辑电路分析 §41.3译码器 译码:编码的逆过程,即将二进制代码译成对应的输出信号。 译码器:完成译码功能的电路 1.二进制译码器 输入(二进制代码)_译码器输出(与输入代码一一对应的高低电平信号。) ST一选通端,ST=1时,输出全为1,ST=0,译码器工作。 Y3=AA=m3 Y2=AA YI=AA YO=AIA 0=m 结论:每一个输出端都是一个最小项的反,且输出包含了全部最小项,也 国大信 叫全译码器 17
17 重大通信 学院•何伟 4.1 组合逻辑电路分析 1.二进制译码器 输入（二进制代码） 输出（与输入代码一一对应的高低电平信号。） 译码：编码的逆过程，即将二进制代码译成对应的输出信号。 译码器：完成译码功能的电路 § 4.1.3 译码器 ⎯⎯⎯⎯→ 译码器 S T — 选通端，S T = 1时，输出全为 1，S T = 0，译码器工作。 0 2 1 Y2 = A A = m 1 0 Y1 = A1A = m Y0 = A1A0 = m0 3 1 0 Y3 = A A = m 结论：每一个输出端都是一个最小项的反，且输出包含了全部最小项，也 叫全译码器
凸 BIN/OCT Y2 0 y-y Y 图4-1-11译码器逻辑图 图4-1-122线-4线 译码器逻辑符号 表4-1-42线-4线译码器真值表 Ao YI 国大通 0 0 18
18 重大通信 学院•何伟 4.1 组合逻辑电路分析
41组合逻辑电路分析 CC 74LS138三一八译码器 14 BIN/OCT 13 GB 6 74LS138 G 10 GND GG,、和G,叫使能端,也叫片选端当G1=1,且G2+G2n=0时, 译码器工作,输出Y对应输入CBA; 当不满足G1=1,G、+G,n=0时,所有Y=1 输出低有效; 利用使能端可将多片138级连使用,如4-16译码。 国大信 19
19 重大通信 学院•何伟 4.1 组合逻辑电路分析 •输出低有效； •利用使能端可将多片138级连使用，如4-16译码。 74LS138 三—八译码器 •当不满足G1 =1，G2A +G2B = 0时，所有Y =1； • G1 G2A和G2B叫使能端，也叫片选端，当G1 =1，且G2A +G2B = 0时， 译码器工作，输出 Y对应输入CBA； A B C G2A Y7 G1 Y6 Y1 Y2 Y3 Y4 Y5 GND Y0 VCC 2 1 4 3 6 5 8 7 15 16 13 14 11 12 9 10 BIN/OCT 74LS138 G2B
41组合逻辑电路分析 表4-1-63线-8线译码器真值表 STA STB+STC A2 Al AoYo YI Y2 Y3YA Ys Y6 Y 1×××|11111111 ××××11111111 00001111111 00110111111 00000000 0 0 01111101111 1001111011 10111111011 11011111101 国大信
20 重大通信 学院•何伟 4.1 组合逻辑电路分析