1三、组合电路的设计 根据要求设计出实际逻辑电路 步骤 选择所需 门电路 确定输入、输出、 写出表达式 列出真值表 并简化 画逻辑电路图 根据设 计要求 分析题意,将设计 形式变换 要求转化为逻辑关 系,这一步为设计 组合逻辑电路的关键 根据设计所用 芯片要求
三、组合电路的设计 步骤： 根据要求设计出实际逻辑电路 形式变换 根据设计所用 芯片要求 选择所需 门电路 根据设 计要求 分析题意，将设计 要求转化为逻辑关 系，这一步为设计 组合逻辑电路的关键 确定输入、输出、 列出真值表 写出表达式 并简化 画逻辑电路图
例3:半加器的设计分析:半加器是喂式二进 制数誓兜勿憂泉高角 (1)半加器真值表 进位的串减网,卒两 (2)输出函数 设被加数和加数魄率据) S=AB+AB= A 分别为4和B,和与懑)。 进位分别为S、C, C=AB 真值表为: (3)逻辑图 (4)逻辑符号 A S 输入 输出 被加数A加数B和S进位C B CO=-C 0011 0101 0001 半加器逻 辑符号
例3：半加器的设计 （1）半加器真值表 （2）输出函数 （3）逻辑图 输入 输出 被加数A 加数B 和S 进位C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 C AB S AB AB A B （4）逻辑符号 & A B C =1 S ∑ CO S C A B 半加器逻 辑符号 由表达式知， 若无特别要求，用 一个异或门和一个 与门即可实现半加 器电路。电路图为： 分析：半加器是将两个一位二进 制数相加求和及向高位 进位的电路。因此，有两 个输入（加数与被加数） 及两个输出（和与进位）。 设被加数和加数 分别为A和B，和与 进位分别为S、C， 真值表为：
将用“异或”门实现的半加器改为用“与非”门实现 函数表达式变换形式: S=AB+Ab=ao B C=AB AB o S S=AAB B AB C=AB C 用“与非”门实现半加器逻辑图如图所示:
C AB S A AB B AB C AB S AB AB A B 将用“异或”门实现的半加器改为用“与非”门实现 函数表达式变换形式： 用“与非”门实现半加器逻辑图如图所示： & A B C & S & & &
例4:全加器的设计。 位二进制数 和 全加器是实现一位二进制数相加一 低位来的进位 高位进位 全加器真值表 全加器逻辑符号 输入 输出 A;B; Ci S; Ci+ 0 00001 10 01010101 0100 00010 CI CAB S Co--+ 学生自己完成逻辑电路
全加器是实现 例4：全加器的设计。 学生自己完成逻辑电路 全加器真值表 全加器逻辑符号 输入 输出 Ai Bi Ci Si Ci+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 一位二进制数 一位二进制数 低位来的进位 相加 和 高位进位 ∑ CO Si Ci+1 Ci Bi CI Ai
例5:试将8421BCD码转换成余三BCD码。 (1)真值表 8421码 余三码 B3 B2B1 Bo E3 E2 E1 Eo 000000011 (2)卡诺图 100010100 B B 2 00100101 B> 00 oI ll 10 B>)B0 00 01 11 10 30011 0110 000000 000 4|01000111 0110 000 1x叉 ××7 000 011000 101001 1111010 100 8 0001011 910011100 B E3 B E2 B B 101010××× B2)00100320010 00 111011××× 00 0 121100××× 00 131101××× 11×××× 11××× 141110××× 0×× 0×× 151111××× EI Eo
例5：试将8421BCD码转换成余三BCD码。 8421码 余三码 B3 B2 B1 B0 E3 E2 E1 E0 0 0 0 0 0 0 0 1 1 1 0 0 0 1 0 1 0 0 2 0 0 1 0 0 1 0 1 3 0 0 1 1 0 1 1 0 4 0 1 0 0 0 1 1 1 5 0 1 0 1 1 0 0 0 6 0 1 1 0 1 0 0 1 7 0 1 1 1 1 0 1 0 8 1 0 0 0 1 0 1 1 9 1 0 0 1 1 1 0 0 10 1 0 1 0 ☓ ☓ ☓ ☓ 11 1 0 1 1 ☓ ☓ ☓ ☓ 12 1 1 0 0 ☓ ☓ ☓ ☓ 13 1 1 0 1 ☓ ☓ ☓ ☓ 14 1 1 1 0 ☓ ☓ ☓ ☓ 15 1 1 1 1 ☓ ☓ ☓ ☓ （2）卡诺图 （1）真值表 B3B2 B1B0 00 01 11 10 00 01 11 10 0 0 1 1 ☓ ☓ 1 ☓ 0 1 ☓ ☓ 0 0 ☓ 1 E3 B3B2 B1B0 00 01 11 10 00 01 11 10 0 0 0 0 ☓ ☓ 0 ☓ 1 1 ☓ ☓ 1 1 ☓ 1 E0 B3B2 B1B0 00 01 11 10 00 01 11 10 0 1 0 1 ☓ ☓ 0 ☓ 0 0 ☓ ☓ 1 1 ☓ 1 E1 B3B2 B1B0 00 01 11 10 00 01 11 10 1 1 0 0 ☓ ☓ 1 ☓ 1 0 ☓ ☓ 0 1 ☓ 0 E2