3组合逻辑电路习题解答 33 自我检测题 1.组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入 信号无关。 2.在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现 象称为竞争冒险。 3.8线一3线优先编码器74LS148的优先编码顺序是7、16、、…、10，输出为 2了。输入输出均为低电平有效。当输入716…为11010101时，输出yYYo为 010_。 4.3线一8线译码器74HC138处于译码状态时，当输入A2414o=001时，输出Y,~Y。= 11111101。 5.实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫数据分配器。 6.根据需要选择一路信号送到公共数据线上的电路叫数据选择器。 7.一位数值比较器，输入信号为两个要比较的一位二进制数，用A、B表示，输出信 号为比较结果：Y4>、Y4=B和Y4B,则Y4>B的逻辑表达式为AB。 8.能完成两个一位二进制数相加，并考虑到低位进位的器件称为全加器。 9.多位加法器采用超前进位的目的是简化电路结构×一。（√，×） 10.组合逻辑电路中的冒险是由于引起的。 A.电路未达到最简 B.电路有多个输出 C.电路中的时延 D.逻辑门类型不同 11.用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先 考虑的？ A.在输出级加正取样脉冲 B.在输入级加正取样脉冲 C.在输出级加负取样脉冲 D.在输入级加负取样脉冲 12.当二输入与非门输入为变化时，输出可能有竞争冒险。 A.01→10 B.00→10 C.10→11 D.11→01 13.译码器74HC138的使能端E,E2E?取值为时，处于允许译码状态。 A.011 B.100 C.101 D.010 14.数据分配器和有着相同的基本电路结构形式。 A.加法器 B.编码器 C.数据选择器 D.译码器 15.在二进制译码器中，若输入有4位代码，则输出有 个信号。 A.2 B.4C.8 D.16 16.比较两位二进制数A=A4和B=BBo,当A>B时输出F=1,则F表达式是
3 组合逻辑电路习题解答 33 自我检测题 1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入 信号 无关 。 2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现 象称为 竞争冒险 。 3．8 线—3 线优先编码器 74LS148 的优先编码顺序是 7 I 、 6 I 、 5 I 、„、 0 I ，输出为 Y2 Y1 Y0 。输入输出均为低电平有效。当输入 7 I 6 I 5 I „ 0 I 为 11010101 时，输出 Y2 Y1 Y0 为 010 。 4．3 线—8 线译码器 74HC138 处于译码状态时，当输入 A2A1A0=001 时，输出 Y7 ~ Y0 = 11111101 。 5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。 6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。 7．一位数值比较器，输入信号为两个要比较的一位二进制数，用 A、B 表示，输出信 号为比较结果：Y(A＞B) 、Y(A＝B)和 Y(A＜B)，则 Y(A＞B)的逻辑表达式为 AB。 8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。 9．多位加法器采用超前进位的目的是简化电路结构 × 。 （√，× ） 10．组合逻辑电路中的冒险是由于 引起的。 A．电路未达到最简 B．电路有多个输出 C．电路中的时延 D．逻辑门类型不同 11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先 考虑的？ A．在输出级加正取样脉冲 B．在输入级加正取样脉冲 C．在输出级加负取样脉冲 D．在输入级加负取样脉冲 12．当二输入与非门输入为 变化时，输出可能有竞争冒险。 A．01→10 B．00→10 C．10→11 D．11→01 13．译码器 74HC138 的使能端 E1E2 E3 取值为 时，处于允许译码状态。 A．011 B．100 C．101 D．010 14．数据分配器和 有着相同的基本电路结构形式。 A．加法器 B．编码器 C．数据选择器 D．译码器 15．在二进制译码器中，若输入有 4 位代码，则输出有 个信号。 A．2 B．4 C．8 D．16 16．比较两位二进制数 A=A1A0和 B=B1B0，当 A＞B 时输出 F=1，则 F 表达式是
3组合逻辑电路习题解答 34 A.F=A B B.F=A Ao+B+Bo C.F=AB+A⊕BA6B0 D.F=A B +Ao+Bo 17.集成4位数值比较器74LS85级联输入IA<B、IA=B、IA>B分别接001，当输入二个 相等的4位数据时，输出FA<B、FAB、FA>B分别为一。 A.010 B.001C.100 D.011 18.实现两个四位二进制数相乘的组合电路，应有个输出函数。 A.8 B.9 C.10 D.11 19.设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要个异或 门。 A.2 B.3 C.4 D.5 20.在图T3.20中，能实现函数F=AB+BC的电路为 +5V 74LS138 141312111098 Yo Y A E 246 0 0 E (a) (b) (c) 图T3.20 A.电路(a) B.电路(b) C.电路(c) D.都不是 习 题 1.分析图P3.1所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表， 并说明电路的逻辑功能。 A Co 图P3.1
3 组合逻辑电路习题解答 34 A． F A1B1 B． F A1A0 B1 B0 C． F A1B1 A1 B1A0 B0 D． F A1B1 A0 B0 17．集成 4 位数值比较器 74LS85 级联输入 IA＜B、IA=B、IA＞B分别接 001，当输入二个 相等的 4 位数据时，输出 FA＜B、FA=B、FA＞B分别为 。 A．010 B．001 C．100 D．011 18．实现两个四位二进制数相乘的组合电路，应有 个输出函数。 A． 8 B．9 C．10 D．11 19．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要 个异或 门。 A．2 B．3 C．4 D．5 20．在图 T3.20 中，能实现函数 F AB BC 的电路为 。 ≥1 ≥1 ≥1 Y0 Y7 & & & & 1 2 3 4 5 6 13 12 11 10 9 8 7 14 +5V A C B F A B F C 1 74LS138 1 0 0 & B A C A0 A1 A2 E1 E2 E3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 F （a） （b） （c） 图 T3.20 A．电路 （a） B．电路（b） C．电路（c） D．都不是 习 题 1．分析图 P3.1 所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表， 并说明电路的逻辑功能。 ≥1 & ≥1 1 ≥1 & & & & A B C S CO 图 P3.1
3组合逻辑电路习题解答 35 解：CO=AB+BC+AC S=ABC+(A+B+C)CO=ABC+(A+B+C)AB+BC+AC ABC+(A+B+C)AB BC AC ABC+AAB BC AC+BAB BC AC+CAB BC AC ABC+AB BCC+BAC AC+CAB BA ABC+ABC+ABC+ABC 真值表 A B S CO A B C S Co 0 00 0 10 0 0 0 0 1 0 1 0 1 0 1 0 10 1 0 1 0 0 1 0 11 0 1 1 1 电路功能：一位全加器，A、B为两个加数，C为来自低位的进位，S是相加的和，CO 是进位。 2.已知逻辑电路如图P3.2所示，试分析其逻辑功能。 & 图P3.2 解：(1)逻辑表达式 P=ABC,P BP BABC,P=AP =AABC,P =CP CABC F=PP.P=BABC AABC CABC BABC+AABC+CABC =ABC(A+B+C) =(4+B+CX4+B+C) A BC+ABC+ABC+ABC+ABC+ABC
3 组合逻辑电路习题解答 35 解： CO=AB+BC+AC S ABC （A BC）CO ABC （A BC）AB BC AC ABC （A BC）AB BC AC ABC AAB BC AC BAB BC AC CAB BC AC ABC AB BCC BAC AC CAB B A ABC ABC ABC ABC 真值表 A B C S CO A B C S CO 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 电路功能：一位全加器，A、B 为两个加数，C 为来自低位的进位，S 是相加的和，CO 是进位。 2．已知逻辑电路如图 P3.2 所示，试分析其逻辑功能。 A B C & & & & & F P1 P2 P3 P4 图 P3.2 解：（1）逻辑表达式 P1 ABC ， P2 BP1 BABC ， P3 AP1 AABC ， P4 CP1 CABC F P2P3P4 BABC AABC CABC BABC AABC CABC ABC(A BC) (A B C)(A B C) A BC ABC ABC ABC ABC ABC
3组合逻辑电路习题解答 36 (2)真值表 A A B C 0 0 0 0 1 0 0 1 0 0 1 0 0 0 0 (3)功能 从真值表看出，ABC=000或ABC=111时，F=0,而A、B、C取值不完全相同时，F=1。 故这种电路称为“不一致”电路。 3.试用与非门设计一组合逻辑电路，其输入为3位二进制数，当输入中有奇数个1 时输出为1，否则输出为0。 解：(1)真值表 A B C F B C F 0 0 0 0 0 0 1 0 0 0 0 0 (2)F=ABC+ABC+ABC+ABC=ABC.ABC,ABC.ABC(无法用卡诺图化简) (3)逻辑图 4.4位无符号二进制数A（A424140),请设计一个组合逻辑电路实现：当0≤A<8 或12≤A<15时，F输出1，否则，F输出0。 解：(1)真值表： A3 A2 A Ao F A3 A2 A1 Ao 000011000 0
3 组合逻辑电路习题解答 36 （2）真值表 A B C F A B C F 0 0 0 0 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 0 1 0 1 1 1 1 1 1 0 （3）功能 从真值表看出，ABC=000 或 ABC=111 时，F=0，而 A、B、C 取值不完全相同时，F=1。 故这种电路称为“不一致”电路。 3．试用与非门设计一组合逻辑电路，其输入为 3 位二进制数，当输入中有奇数个 1 时输出为 1，否则输出为 0。 解：（1）真值表 A B C F A B C F 0 0 0 0 1 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 1 0 0 0 1 1 0 1 1 1 1 （2） F ABC ABC ABC ABC ABC ABC ABC ABC （无法用卡诺图化简） （3）逻辑图 & & & C & F & A B BAC ABC A B C 4．4 位无符号二进制数 A（ A3A2A1A0），请设计一个组合逻辑电路实现：当 0≤A＜8 或 12≤A＜15 时，F 输出 1，否则，F 输出 0。 解：（1）真值表： A3 A2 A1 A0 F A3 A2 A1 A0 F 0 0 0 0 1 1 0 0 0 0
3组合逻辑电路习题解答 37 0 0 1 0 0 1 0 0 0 0 1 0 0 0 0 1 1 1 1 0 1 1 0 01 0 1 S 0 0 1 0 1 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 0 (2)表达式 (3)电路图 F、AAo 0 01 11 10 A42 4巴 00 01 4巴 11 0 10 0 0 0 0 F=As+42A+42 Ao (4)如果要求用与非门实现，则： F=A3+A2A+A2A0=A3+A2A1A0=A3+A2440=A3A2A140 逻辑图： A3 5.约翰和简妮夫妇有两个孩子乔和苏，全家外出吃饭一般要么去汉堡店，要么去 炸鸡店。每次出去吃饭前，全家要表决以决定去哪家餐厅。表决的规则是如果约翰和简 妮都同意，或多数同意吃炸鸡，则他们去炸鸡店，否则就去汉堡店。试设计一组合逻辑 电路实现上述表决电路。 解：(1)逻辑定义：A、B、C、D分别代表约翰、简妮、乔和苏。F=1表示去炸鸡店， F=0表示去汉堡店。 (2)真值表 C D C D F
3 组合逻辑电路习题解答 37 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 1 1 0 0 1 1 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 1 1 1 1 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 0 1 1 1 0 （2）表达式 （3）电路图 1 1 1 1 1 1 1 1 1 1 1 0 0 0 00 01 10 11 00 01 11 10 A3A2 A1A0 F 0 0 ≥1 & & 1 1 1 A3 A1 A2 A0 F F A3 A2 A1 A2 A0 （4）如果要求用与非门实现，则： F A3 A2 A1 A2 A0 A3 A2 A1A0 A3 A2 A1A0 A3 A2 A1A0 逻辑图： & & & A1 A2 A0 F A3 5．约翰和简妮夫妇有两个孩子乔和苏，全家外出吃饭一般要么去汉堡店，要么去 炸鸡店。每次出去吃饭前，全家要表决以决定去哪家餐厅。表决的规则是如果约翰和简 妮都同意，或多数同意吃炸鸡，则他们去炸鸡店，否则就去汉堡店。试设计一组合逻辑 电路实现上述表决电路。 解：（1）逻辑定义：A、B、C、D 分别代表约翰、简妮、乔和苏。F=1 表示去炸鸡店， F=0 表示去汉堡店。 （2）真值表 A B C D F A B C D F