集成门电路习题解答 18 自我检测题 1.CMOS门电路采用推拉式输出的主要优点是提高速度，改善负载特性。 2.CMOS与非门多余输入端的处理方法是接高电平，接电源，与其它信号引脚并在 一起。 3.CMOS或非门多余输入端的处理方法是接低电平，接地，与其它信号引脚并接在 一起。 4.CMOS门电路的灌电流负载发生在输出低电平情况下。负载电流越大，则门电 路输出电压越高。 5.CMOS门电路的静态功耗很低一。随着输入信号频率的增加，功耗将会增加。 6.OD门在使用时输出端应接上拉电阻和电源。 7.三态门有3种输出状态：0态、1态和高阻态。 8.当多个三态门的输出端连在一条总线上时，应注意任何时刻只能有一个门电路处 于工作态。 9.在CMOS门电路中，输出端能并联使用的电路有OD门和三态门： 10.CMOS传输门可以用来传输数字信号或模拟信号。 11.提高LSTTL门电路工作速度的两项主要措施是采用肖特基三极管和采用有源泄放 电路。 12.当CMOS反相器的电源电压on<+WP(、VP分别为NMOS管和PMOS 管的开启电压)时能正常工作吗？ 答：不能正常工作，因为，当反相器输入电压为1/2VDD时，将出现两只管子同时截止 的现象，这是不允许的。 13.CMOS反相器能作为放大器用吗？ 答：可以。在反相器的两端跨接了一个反馈电阻R就可构成高增益放大器。由于CMOS 门电路的输入电流几乎等于零，所以R上没有压降，静态时反相器必然工作在=O的状 态，=vo=V仁'D2就是反相器的静态工作点。反相器的输入电压稍有变化，输出就发 生很大变化。 14.如果电源电压增加5%，或者内部和负载电容增加5%，你认为哪种情况会对CMOS 电路的功耗产生较大影响？ 解：根据公式Po=(C+CD)Df电源的变化对功耗影响更大。 15.当不同系列门电路互连时，要考虑哪几个电压和电流参数？这些参数应满足怎样 的关系？ 解：应考虑以下参数：'oH(min小H(min小VoL(max小VL(max小loH(max小loL(max小lH(max, Imax,这些参数应满足以下条件： VoH(min)≥'i佃(min) VoL(max)≤VL(max)
集成门电路习题解答 18 自我检测题 1．CMOS 门电路采用推拉式输出的主要优点是 提高速度，改善负载特性 。 2．CMOS 与非门多余输入端的处理方法是 接高电平，接电源，与其它信号引脚并在 一起。 3．CMOS 或非门多余输入端的处理方法是接低电平，接地，与其它信号引脚并接在 一起。 4．CMOS 门电路的灌电流负载发生在输出 低 电平情况下。负载电流越大，则门电 路输出电压越 高 。 5．CMOS 门电路的静态功耗 很低 。随着输入信号频率的增加，功耗将会 增加 。 6．OD 门在使用时输出端应接 上拉电阻 和电源。 7．三态门有 3 种输出状态：0 态、1 态和 高阻态 。 8．当多个三态门的输出端连在一条总线上时，应注意 任何时刻只能有一个门电路处 于工作态。 9．在 CMOS 门电路中，输出端能并联使用的电路有 OD 门和 三态门 ； 10．CMOS 传输门可以用来传输 数字 信号或 模拟 信号。 11．提高 LSTTL 门电路工作速度的两项主要措施是采用肖特基三极管和采用有源泄放 电路。 12．当 CMOS 反相器的电源电压 VDD＜VTN+ VTP （VTN、VTP 分别为 NMOS 管和 PMOS 管的开启电压）时能正常工作吗？ 答：不能正常工作，因为，当反相器输入电压为 1/2VDD 时，将出现两只管子同时截止 的现象，这是不允许的。 13．CMOS 反相器能作为放大器用吗？ 答：可以。在反相器的两端跨接了一个反馈电阻 Rf就可构成高增益放大器。由于 CMOS 门电路的输入电流几乎等于零，所以 Rf上没有压降，静态时反相器必然工作在 vI=vO 的状 态， vI=vO=VT=VDD/ 2 就是反相器的静态工作点。反相器的输入电压稍有变化，输出就发 生很大变化。 14．如果电源电压增加 5%，或者内部和负载电容增加 5%，你认为哪种情况会对 CMOS 电路的功耗产生较大影响？ 解：根据公式 PD=（CL+CPD）VDD 2 f，电源的变化对功耗影响更大。 15．当不同系列门电路互连时，要考虑哪几个电压和电流参数？这些参数应满足怎样 的关系？ 解：应考虑以下参数：VOH（min）、VIH（min）、VOL（max）、VIL（max）、IOH（max）、IOL（max）、IIH（max）， IIL（max），这些参数应满足以下条件： VOH（min） ≥VIH（min） VOL（max） ≤VIL（max）
集成门电路习题解答 19 IoH（mx)≥nlH(max) loL〈max)≥mlL（mx) 16.已知图T2.16所示电路中各MOSFET管的WT=2V,若忽略电阻上的压降，则电 路 中的管子处于导通状态。 +5V +5V +5y +5V +5 +5T 41.5V A B. 图T2.16 17.三极管作为开关时工作区域是 A.饱和区+放大区B.击穿区+截止区 C.放大区+击穿区D.饱和区+截止区 18.门电路参数由大到小排列正确的是 A.VoH(min、ViH(min、hL.(mao、oL(max) B.im(mim、'oH(mim小'oL(max小、L(ma C.'OH (min)、H(min、oL(max、L(max) D.'iH(min、'oH(min)VIL.(max)小'oL(max) 19.对CMOS门电路，以下 说法是错误的。 A.输入端悬空会造成逻辑出错 B.输入端接510kQ的大电阻到地相当于接高电平 C.输入端接510Q的小电阻到地相当于接低电平 D.噪声容限与电源电压有关 20.某集成电路芯片，查手册知其最大输出低电平VoL(m=0.5V,最大输入低电平 L《max)=0.8V,最小输出高电平'oH(mim=2.7V,最小输入高电平m(mim=2.0V,则其低电 平噪声容限=一。 A.0.4V B.0.6V C.0.3VC.1.2V 21.某集成门电路，其低电平输入电流为1.0mA,高电平输入电流为10pA,最大灌 电流为8mA,最大拉电流为400pA,则其扇出系数为N=。 A.8B.10C.40D.20 22.设图T2.22所示电路均为LSTTL门电路，能实现F=A功能的电路是
集成门电路习题解答 19 IOH（max） ≥ nIIH（max） IOL（max） ≥ m I IL（max） 16．已知图 T2.16 所示电路中各 MOSFET 管的 VT =2V，若忽略电阻上的压降，则电 路 中的管子处于导通状态。 +5V +1.5V +5V +0V +5V +5V +5V +5V 0V +5V A． B． C． D． 图 T2.16 17．三极管作为开关时工作区域是 。 A．饱和区+放大区 B．击穿区+截止区 C．放大区+击穿区 D．饱和区+截止区 18．门电路参数由大到小排列正确的是 。 A．VOH（min）、VIH（min）、VIL（max）、VOL（max） B．VIH（min）、VOH（min）、VOL（max）、VIL（max） C．VOH（min）、VIH（min）、VOL（max）、VIL（max） D．VIH（min）、VOH（min）、VIL（max）、VOL（max） 19．对 CMOS 门电路，以下 说法是错误的。 A．输入端悬空会造成逻辑出错 B．输入端接 510kΩ 的大电阻到地相当于接高电平 C．输入端接 510Ω 的小电阻到地相当于接低电平 D．噪声容限与电源电压有关 20．某集成电路芯片，查手册知其最大输出低电平 VOL（max）=0.5V，最大输入低电平 VIL（max）=0.8V，最小输出高电平 VOH（min）=2.7V，最小输入高电平 VIH（min）=2.0V，则其低电 平噪声容限 VNL= 。 A．0.4V B．0.6V C．0.3V C．1.2V 21．某集成门电路，其低电平输入电流为 1.0mA，高电平输入电流为 10μ A，最大灌 电流为 8mA，最大拉电流为 400μ A，则其扇出系数为 N= 。 A ．8 B．10 C． 40 D．20 22．设图 T2.22 所示电路均为 LSTTL 门电路，能实现 F A 功能的电路是
集成门电路习题解答 20 D. 图T2.22 23.设图T2.23所示电路均为CMOS门电路，实现F=A+B功能的电路是 51k C D. 图T2.23 24.如图T2.24所示LSTTL门电路，当EN=0时，F的状态为 A.F=AB B.F=AB C.F=AB D.F=AB +5V 图T2.24 图T2.25 25.0OD门组成电路如图T225所示，其输出函数F为一。 A.F=AB+BC B.F=AB+BC C.F=(A+BXB+C)D.F=AB.BC 习 题 1.写出如图P2.1所示CMOS门电路的逻辑表达式
集成门电路习题解答 20 1 & EN ≥1 =1 悬空 G1 G2 G3 VCC 1kΩ G4 A F F F A A F A 100Ω A． B． C． D． 图 T2.22 23．设图 T2.23 所示电路均为 CMOS 门电路，实现 F A B 功能的电路是 。 1 1 ≥1 A B F & & A & B A B F F A B F ≥1 51kΩ A． B． C． D． 图 T2.23 24．如图 T2.24 所示 LSTTL 门电路，当 EN =0 时，F 的状态为 。 A． F AB B． F AB C． F AB D． F AB 1 ≥1 ENB EN A F & & A B C F +5V 图 T2.24 图 T2.25 25．OD 门组成电路如图 T2.25 所示，其输出函数 F 为 。 A． F AB BC B． F AB BC C． F (A B)(BC) D． F AB BC 习 题 1．写出如图 P2.1 所示 CMOS 门电路的逻辑表达式
集成门电路习题解答 21 图P2.1 图P2.2 解： 30 Y=AB(与非门) 2.写出如图P2.2所示CMOS门电路的逻辑表达式。 解：Z=C+D.AB=C+D+AB 3.双互补对与反相器引出端如图P2.3所示，试将其分别连接成：(1)三个反相器： (2)3输入端与非门：(3)3输入端或非门：(4)实现逻辑函数L=C(A+B):(5) 一个非门控制两个传输门分时传送。 图P2.3 解：(1)3个反相器
集成门电路习题解答 21 B VDD Y A B VDD Y A A B VDD Z C T1 D T2 T3 T4 T5 T7 T6 T8 图 P2.1 图 P2.2 解： A B ≥ Y 1 1 1 1 Y AB （与非门） 2．写出如图 P2.2 所示 CMOS 门电路的逻辑表达式。 解： Z C D AB C D AB 3．双互补对与反相器引出端如图 P2.3 所示，试将其分别连接成：（1）三个反相器； （2）3 输入端与非门；（3）3 输入端或非门；（4）实现逻辑函数 L C（A B） ；（5） 一个非门控制两个传输门分时传送。 13 14 7 8 6 2 1 5 4 3 11 12 9 10 VDD VDD VDD VSS VSS VSS 图 P2.3 解：（1）3 个反相器
集成门电路习题解答 22 - (2)3输入与非门 0 B (3)3输入或非门 (4)实现逻辑函数Y=C(A+B)
集成门电路习题解答 22 13 14 7 8 6 2 1 5 4 3 11 12 9 10 VDD VDD VDD VSS VSS VSS VDD VDD VDD （2）3 输入与非门 13 14 7 8 6 2 1 5 4 3 11 12 9 10 VDD VDD VDD VSS VSS VSS VDD A Y B C （3）3 输入或非门 13 14 7 8 6 2 1 5 4 3 11 12 9 10 VDD VDD VDD VSS VSS VSS VDD A B C Y （4）实现逻辑函数 Y C（A B）