导入LEF文件 ●选择菜单: Design-> design import 注意: 3)点击左上角的 Advanced Power Nets: VDD 按键,在 Power选项中设M Ground Nets: VSS IPO/CTS Toggle Rate Scale Factor 置 PowerNet以及 GroundNet的名称分别 Extraction 为VDD和vSS Cancel Institute of Microelectronics, Peking University 集成电路设计实习一单元实验四 Copyright◎2011-2012 数字系统设计
Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－单元实验四 数字系统设计 选择菜单： Design ->design import 注意： 3）点击左上角的Advanced 按键，在Power选项中设 置PowerNet以及 GroundNet的名称分别 为VDD和VSS。 导入LEF文件
配置保存 ome/student/dt smic/layout/constraints/routed enc- Top Cell: (TOP- pad 保存当前导入的配置。个 ●点击上图中save按键, Deskn is:In Memory 将当前配置存在 constraint目录下。配 rio pi1 2 pi3 置文件的后缀名为conf。 ●保存是必要的,如果后 面的步骤有错误,可以 重新打开保存的数据, pndo 避免重复劳动。点击 OK,出现下图结果 ●右图是加了PAD的(外 围蓝绿色一圈),没加 则没有 p21po22po232402502690226p29 a(1281015295 Institute of Microelectronics, Peking University 集成电路设计实习一单元实验四 Copyright◎2011-2012 数字系统设计
Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－单元实验四 数字系统设计 点击上图中save按键， 保存当前导入的配置。 将当前配置存在 constraint目录下。配 置文件的后缀名为.conf。 保存是必要的，如果后 面的步骤有错误，可以 重新打开保存的数据， 避免重复劳动。点击 OK，出现下图结果 右图是加了PAD的（外 围蓝绿色一圈），没加 则没有 配置保存
2、版图规划 FloorPlan——设计初始化 ●选择菜单: Specify Floorplan Design Dimensions ● Floorplan re by: c Aspect Ratio: Specify Floorplan ●不放置任何单元,只控 y De size try and Height 制芯片的大小、长宽比 Care Margins by 率,建立横向或纵向的 ore和orow Core to Bottom Die Sze Calculation Floorplan Origin at c Die!o/Core Coordinates: 1138 00 ouble-back ro Bottom row orient Row Spacing: Ste: INT MSTR- Row height[.6 U Allow overlapping same site rows 1O Specification Bottom IO Pad Orientation Deo Institute of Microelectronics, Peking University 集成电路设计实习一单元实验四 Copyright◎2011-2012 数字系统设计
Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－单元实验四 数字系统设计 选择菜单： Floorplan –> Specify Floorplan 不放置任何单元，只控 制芯片的大小、长宽比 率，建立横向或纵向的 core和I/O row 2、版图规划FloorPlan——设计初始化