北京大学：《集成电路原理与设计 Principle of Integrated Circuits》课程电子教案（集成电路设计实习）单元实验4（第2次课）数字系统设计——后端

启动SE界面 在根目录下键入>soc52,进入相应目录下,键入〉 encounter启动 Soc encounter工具图形界面 ort home/student/lab4/ayout bak/run 圆到圆圆到回 Institute of Microelectronics, Peking University 集成电路设计实习一单元实验四 Copyright◎2011-2012 数字系统设计

Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－单元实验四 数字系统设计  在根目录下键入>soc52，进入相应目录下，键入> encounter 启动SoC encounter工具图形界面 启动SE界面

设计流程 Start Silicon Ensemble SE是一个基于时序 Import Files Global route 的 floorplan, Initialize place、 route工具 Final Route Place IOs Extract Rc Place Hard Block Create Power Calculate Delays PLace Adjust Floorplan Export Data Institute of Microelectronics, Peking University Copyright◎2011-2012

Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－单元实验四 数字系统设计 SE是一个基于时序 的 floorplan, place、route工具 设计流程

1、建立设计数据库 ●输入数据并对设计进行初始化 Import Netlists and Timing Files Initialize the Floorplan Save the Design Place I/Os Institute of Microelectronics, Peking University 集成电路设计实习一单元实验四 Copyright◎2011-2012 数字系统设计

Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－单元实验四 数字系统设计 输入数据并对设计进行初始化 1、建立设计数据库

导入网表及时序文件 ●建立物理数据库:导入库,网表,以及时序信息 Verilog Netlist Im 三E port LE Import Tle Import verilog Use a macro Import SDF Import DEF Save Design Institute of microele Physical Design Database Initialize Floorplan Copyright◎2011-20

Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－单元实验四 数字系统设计 建立物理数据库：导入库，网表，以及时序信息 导入网表及时序文件

导入LEF文件 ●选择菜单: Design-> design import 在Basc目录下的相应位置导入 Design Import netlist,lib,lef以及sdc文件 Basic Advanced 各个文件的路径在前面已经给 出 /erilog Netlist Files:./netlistadder. v ee:令 Auto Assign 注意: 1)顶层模块的实例化名称采用 Max Timing Libraries: ./ib/smic35os 142_max lib Min Timing Libraries: ./ib/smic35os142-_min lib Auto Assign Common Timing Libraries./ib/smic3Sos 142_ty Jib 2)添加lef文件的时候先添加 LEF Files:[/ef/smic35_stk_4lmlef /ef/smic350s142lef smic35stk4lm.lef文件。后 Timing Constraint File:. constraint/adder.sdc 添加单元文件smic350s142.1ef 3)如果加了PAD,那么相应o文件 夹里面的库也要加入在相应位 Load... 置,做大实验时要注意! Institute of Microelectronics, Peking University 集成电路设计实习一单元实验四 Copyright◎2011-2012 数字系统设计

Institute of Microelectronics, Peking University Copyright © 2011-2012 集成电路设计实习－单元实验四 数字系统设计 选择菜单： Design ->design import 在Basic目录下的相应位置导入 netlist，lib，lef以及sdc文件。 各个文件的路径在前面已经给 出。 注意： 1）顶层模块的实例化名称采用 Auto Assign。 2）添加lef文件的时候先添加 smic35_stk_4lm.lef文件。后 添加单元文件smic35os142.lef 3）如果加了PAD，那么相应IO文件 夹里面的io库也要加入在相应位 置，做大实验时要注意！ 导入LEF文件