实验1.DDC的设计与验证 1956 。实验1设计任务： 将中频频率为f)的中频正弦信号经A/D采样后下变频到0.IMz 并将数据率降到400Ksps; 中频频率范围[10.2MHz:0.1MHz:12.1MHz],根据实验小 组序号选择设计的频点，如第1组，选择1号频点f0,=102MHz 第20组，选择20号频，点：f0,=12.1MHz 参考步骤1和步骤2，完成设计的前两个步骤。(3学时) 2
2 实验1设计任务： 将中频频率为 的中频正弦信号经A/D采样后下变频到 ， 并将数据率降到 ； 中频频率范围 ，根据实验小 组序号选择设计的频点，如第1组，选择1号频点 第20组，选择20号频点： 参考步骤1和步骤2，完成设计的前两个步骤。(3学时) 0f [10.2MHz : 0.1MHz : 12.1MHz] 0.1MHz 400Ksps 1 f0 =10.2MHz 20 f0 =12.1MHz 实验1. DDC的设计与验证
实验1.DDC的设计与验证 Tc 1956 实验步骤 √步骤1：设计具体的DDC实现结构与系统工作参数 √步骤2：利用MATLAB进行DDC模块设计仿真与验证 √步骤3：DDC(FPGA)算法实现、测试与实验验证 3
3 实验步骤 步骤1：设计具体的DDC实现结构与系统工作参数 步骤2：利用MATLAB进行DDC模块设计仿真与验证 步骤3：DDC（FPGA）算法实现、测试与实验验证 实验1. DDC的设计与验证
实验1.DDC的设计与验证 Tc 1956 实验步骤 步骤3：DDC(FPGA)算法实现、测试与实验验证 √参考资料 √QuartusIⅡ使用指南 √用QuartusII自带IP核辅助实现设计 4
4 实验步骤 步骤3：DDC（FPGA）算法实现、测试与实验验证 参考资料 QuartusII 使用指南 用 QuartusII 自带IP核辅助实现设计 实验1. DDC的设计与验证
实验1.DDC的设计与验证 L956 ●步骤3：DDC(FPGA)算法实现、测试与实验验证 参考资料 ●】 HDL语言编程参考书籍 1) 《VHDL实用教程》，潘松，电子科技大学出版社 2) 《Verilog数字系统设计教程》，夏宇闻，北京航天航空大学出版社 Quartus]Ⅱ软件使用参考资料 l)网络资源：http:www.altera.com.cn/support/software/sof-quartus.html 2)参考书籍：《Altera FPGA/CPLD设计》（基础篇、高级篇），人民邮电出版社 5
5 步骤3:DDC（FPGA）算法实现、测试与实验验证 参考资料 HDL 语言编程参考书籍 1） 《VHDL 实用教程》，潘松，电子科技大学出版社 2） 《Verilog 数字系统设计教程》，夏宇闻，北京航天航空大学出版社 QuartusII 软件使用参考资料 1） 网络资源：http://www.altera.com.cn/support/software/sof-quartus.html 2） 参考书籍：《Altera FPGA/CPLD 设计》（基础篇、高级篇），人民邮电出版社 实验1. DDC的设计与验证
实验1.DDC的设计与验证 S Tc 1956 实验步骤 步骤3：DDC(FPGA)算法实现、测试与实验验证 √QuartusIⅡ使用指南 >设计流程 >设计文件输入 >创建QuartusIⅡ工程 >编译设计 >管脚约束 6
6 实验步骤 步骤3：DDC（FPGA）算法实现、测试与实验验证 QuartusII 使用指南 设计流程 设计文件输入 创建QuartusII工程 编译设计 管脚约束 实验1. DDC的设计与验证