何为?器件和引脚指配 器件指配 为设计输入选择合适的PLD器件型号 何谓引脚指配 将设计代码(图形)中的端口(PORT)和 PLD芯分的引即(PN) 对应起来的 指配文件 g MAX+PLUS II: acf Quartus‖ qsf
何为 ？ 器件和引脚指配 ❖ 器件指配 为设计输入 选择合适的PLD器件型号 ❖ 何谓引脚指配 将设计代码（图形）中的端口（PORT） 和 PLD芯片的引脚 （PIN） 对应起来的. ❖ 指配文件 MAX+PLUS II： “ *.acf ” Quartus II： “ *.qsf
器件和引脚指配的方法 方法有2种 1.在软件的菜单界E MAX+plus II Manager -d:\temp'multmux MAX+plus II File Assign Options Help 面中指配 口可 Device Pin/Location/hip… Timing Requirements Clique… Logic options 2.修改指配文件 (是文本文件)
器件和引脚指配的方法 方法有2种 1. 在软件的菜单界 面中指配 2. 修改指配文件 （是文本文件）
d MAX +plus II Manager-d:temp\multmux MAX+plus II File Assign Options Help 口②回画【p Pin/ Location/Chip. Pin/Location/Chip C 1 Top of Hierarchy: d: \pldinside \3dtest'\io_2d_lockwhd Node Name: ICHIPio_2d_lock K Chip Name: io_2d_lock Cancel Chip resource C Pi Pn lgpe lnly for Search 菜单界面中 C/EC C Row Assign Device 指 C LAB/EAB C Column 厂 Show Buried 配 o Anywhere on this Chip Assignments Existing Pin/ Location/Chip Assignments iCLK>chip =io_2d_lock: Input Pin= 211 Sort By iD ataEven0 >chip= io_ 2d_lock: Input Pin=73 o Node Name iDataEven1 >chip=io_2d_lock; Input Pin=72 iDataEven2 > chip= io_ 2d_lock: Input Pin=71 C Assignment iDataEven3>chip= io 2d lock Input Pin=70 iDataEven4>chip io 2d lock; Input Pin= 68 Add iDataEven5>chip= io_ 2d_ lock: Input Pin=67 Delet
菜单界面中 指 配
修改指配文件 . CHiP io 2d lock 令BEG|N IVD: INPUT PIN=7 iHD: INPUT_ PIN=8 IDENA: INPUT PIN =6 CLK: INPUT PIN= 211 OCLK: OUTPUT_ PIN= 237 JOVD: OUTPUT PIN= 234 JOHD: OUTPUT PIN= 233 JODENA OUTPUT PIN 235 DEVICE= EPF10K30AQC240-2 令END:
修改指配文件 ❖ CHIP io_2d_lock ❖ BEGIN ❖ |iVD : INPUT_PIN = 7; ❖ |iHD : INPUT_PIN = 8; ❖ |iDENA : INPUT_PIN = 6; ❖ |iCLK : INPUT_PIN = 211; ❖ |oCLK : OUTPUT_PIN = 237; ❖ |oVD : OUTPUT_PIN = 234; ❖ |oHD : OUTPUT_PIN = 233; ❖ |oDENA : OUTPUT_PIN = 235; ❖ ................................................. ❖ DEVICE = EPF10K30AQC240-2; ❖ END; ❖
编译与排错 编译过程有2种,作用分别为: 1.语法编译:只是综合并输出网表 编译设计文件,综合产生门级代码 编译器只运行到综合这步就停止了 编译器只产生估算的延时数值 2.完全的编译:包括编译,网表输出,综合,配置器件 编译器除了完成以上的步骤,还要将设计配置到 ALTERA的器件 中去 编译器根据器件特性产生真正的延时时间和给器件的配置文件
编译与排错 编译过程有2种，作用分别为： 1. 语法编译：只是综合并输出网表 编译设计文件，综合产生门级代码 编译器只运行到综合这步就停止了 编译器只产生估算的延时数值 2. 完全的编译：包括编译，网表输出，综合，配置器件 编译器除了完成以上的步骤，还要将设计配置到ALTERA的器件 中去 编译器根据器件特性产生真正的延时时间和给器件的配置文件