第十二章组合逻辑电路 121TTL集成门电路 122其它类型的TTL门电路 12.3组合逻辑电路的分析 12.4组合逻辑电路的设计 12.5集成组合逻辑电路
第十二章 组合逻辑电路 12.1 TTL集成门电路 12.2 其它类型的TTL门电路 12.3 组合逻辑电路的分析 12.4 组合逻辑电路的设计 12.5 集成组合逻辑电路
集成门电路 TTL(ransistor- ransistor ogic 集双极型 Integrated Circuit, TTL 成门电 ECL PMOS 路MOS型(etal-xide NMOS emi conductor, CMOS TTL一晶体管-晶体管逻辑集成电路 MOS一金属氧化物半导体场效应管集成电路
TTL — 晶体管-晶体管逻辑集成电路 集成门电路 集 成 门 电 路 双极型 TTL (Transistor-Transistor Logic Integrated Circuit , TTL) ECL NMOS CMOS PMOS MOS型（Metal-OxideSemiconductor，MOS） MOS — 金属氧化物半导体场效应管集成电路
1TT集成门电路 0+5V R 3k R2 R N Plb A BO R F T:多发射极晶体管 R3 TTL与非门的内部结构
F = ABC 一、TTL与非门的基本原理 TTL与非门的内部结构 +5V F R2 R4 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c A 1 B C T1 :多发射极晶体管 12.1 TTL集成门电路 N N P
1.任一输入为低电平(0.31)时 不足以让 0+5V R T2.T5导通 R R 3k N IVPb AB R F 三个N结 导通需VR l=5-n2- beau b43.V高电平!
1. 任一输入为低电平（0.3V）时 “0” 1V 不足以让 T2、 T5导通 三个PN结 导通需2.1V +5V F R2 R4 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c A 1 B C T2、T5截止 uo uo=5-uR2 -ube3 -ube43.4V 高电平！ N N P
2.输入全为高电平(34V)时或输入全甩空 电位被嵌 在21V +5V R R 3k 全反偏 1”Ao 3 截止 T B R F 2、T饱和全导通 T2=0.3V 导通 R 输出低电平 输入甩空,相当于输入“1
+5V F R2 R4 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c A 1 B C “1” 全导通 电位被嵌 在2.1V 全反偏 1V 截止 2. 输入全为高电平（3.4V）时或输入全甩空 T2、T5饱和 导通 uo =0.3V 输出低电平 输入甩空，相当于输入“1” N N P