3.1晶体管的开关特性 3.二极管开关应用电路 (2)钳位电路 钳位:将脉冲波形的顶部或底部钳定在某一 电平上。 )求:Y<R 注意:要改变钳位电平,可在D支路中串接 电源V如图3-1-10 D U R v R REF (2)顶部年位 尿部钳住 图3-1-10钳位电平为VREF(-VRE)的钳位电路 (b) 何佳 图3-1-9钳位电路及工作波形
6 重大通信 学院•何伟 3.1 晶体管的开关特性 3．二极管开关应用电路 （2）钳位电路 钳位：将脉冲波形的顶部或底部钳定在某一 电平上。 注意：要改变钳位电平，可在D支路中串接 电源VREF 如图3-1-10
3.1晶体管的开关特性 3.1.2晶体三极管开关特性 1.T稳态开关特性 Rc (1)截止区(条件:V1<V T 放 V<V 大 0,i 0,Vn≈V (2)放大区(条件:V>V且V1≈Vm)图3-1-1基本单管共射电路 图3-1-12单管共射电路传输特性 V tV, v<v th B iB=(Vr-VBE/RB, ic=BiB, Vo=vcc - c (3)饱和区(条件:V1>Vth) Is=(VVEs)/βRc 0 C=(Vcc-VcES/Rc vcc/Rc 定义:S=i/Ip为饱和系数 国大信 7
7 重大通信 学院•何伟 3.1 晶体管的开关特性 3.1.2 晶体三极管开关特性 1．T稳态开关特性 （1）截止区(条件：VI<Vth) VB<VE+Vth，VB<VC iB≈0，iC≈0，VO≈VCC T （2）放大区(条件：VI>Vth且VI ≈ Vth) VB>≈VE+Vth，VB<VC iB=(VI-VBE)/RB，iC=βiB，VO=VCC－iCRC T （3）饱和区(条件：VI>>Vth) VB>VE+Vth，VB>VC iB>IBS=(VCC-VCES)/ βRC VO=VCES≈0 iC= (VCC-VCES)/RC ≈VCC/RC T 定义：S=iB/IBS为饱和系数
3.1晶体管的开关特性 3.12晶体三极管开关特性 2.T瞬态开关特性 v T在脉冲波形的作+ 用下,也存在电荷的 累积和消失,该过程类 似电容的充放电,所以 需要时间。 延迟时间ta:从正跳 中 沿至ic上升到0.1Ics的 时间。 上升时间tr:ic从 0.1Is到0.9Is所需的o Pe(r) @cs 时间。 ·存储时间t。:从负跳 沿开始到ic下降到 x=7 0.9Ics的时间。 下降时间t:ic从 0.9Ics下降至0.1s所图3-1-13三极管的瞬态开关特性 图3-1-14晶休三极管基区 需的时间。 少子浓度分布曲线 国大通 8
8 重大通信 学院•何伟 3.1 晶体管的开关特性 3.1.2 晶体三极管开关特性 2．T瞬态开关特性 T在脉冲波形的作 用下，也存在电荷的 累积和消失,该过程类 似电容的充放电,所以 需要时间。 •延迟时间td：从正跳 沿至iC上升到0.1ICS的 时间。 • 上升时间 tr ： iC 从 0.1ICS到0.9ICS所需的 时间。 •存储时间ts：从负跳 沿开始到 iC 下降到 0.9ICS的时间。 • 下降时间 tf ： iC 从 0.9ICS下降至0.1ICS所 需的时间
第三章集成逻辑门 主要内容 √31晶体管的开关特性 3.2TL集成逻辑门 33EcL集成逻辑门与I2L电路 34Mos逻辑门 35cMos电路 国大信
9 重大通信 学院•何伟 第三章 集成逻辑门 主要内容 ✓3.1 晶体管的开关特性 3.2 TTL集成逻辑门 3.3 ECL集成逻辑门与I 2L电路 3.4 MOS逻辑门 3.5 CMOS电路
32TL集成逻辑门 R R R T 平D o T Co T R 图3-2-1DTL与非门 国大信
10 重大通信 学院•何伟 3.2 TTL集成逻辑门