笫7章锁相环路 7.1概述 72PLL基本原理 7.3PLL的线性分析 74PLL的非线性分析 74.1非线性分析中研究的问题和方法 7.4.2一阶环路的非线性分析 7.4.3二阶环路的非线性分析 7.5集成锁相环介绍 76PLL电路实例与应用举例 2021年2月22日
2021年2月22日 1 笫7章 锁相环路 7.1 概 述 7.2 PLL基本原理 7.3 PLL的线性分析 7.4 PLL的非线性分析 7.4.1 非线性分析中研究的问题和方法 7.4.2 一阶环路的非线性分析 7.4.3 二阶环路的非线性分析 7.5 集成锁相环介绍 7.6 PLL电路实例与应用举例
74PLL的非线性分析 74.1非线性分析中研究的问题和方法 (1)研究的问题:捕捉特性和同步特性等。 捕捉特性指环路进入锁定状态的条件、过程及所需的时间等 条件:当输入信号刚刚加到PLL输入端时,有起始频差: △a=O 0 0 若△O超过某个数值On,环路将不能进入锁定状态, 称n为PLL的捕捉频带 过程:环路进入锁定状态的过程,一般有两个过程 频率牵引和相位锁定 时间:称从输入信号加到环路的输入端起,到环路进入锁定 状态的时间为捕捉时间,用T表示 2021年2月22日
2021年2月22日 2 7.4 PLL的非线性分析 7.4.1 非线性分析中研究的问题和方法 （1）研究的问题：捕捉特性和同步特性等。 ▪ 捕捉特性指环路进入锁定状态的条件、过程及所需的时间等。 ▼ 条件：当输入信号刚刚加到PLL输入端时，有起始频差： =i0 −o0 若 超过某个数值 p ，环路将不能进入锁定状态， 称 p 为PLL的捕捉频带。 ▼ 过程：环路进入锁定状态的过程，一般有两个过程： 频率牵引和相位锁定。 ▼ 时间：称从输入信号加到环路的输入端起，到环路进入锁定 状态的时间为捕捉时间，用 表示。 Tp
74.1非线性分析中研究的问题和方法(续1) 同步特性是指在环路已进入锁定状态后,压控振荡器能跟踪 输入信号频率变化的范围,又称为PLL的非线性跟踪特性。 当环路已处于锁定状态后,改变输入信号的频率,由于环路 的反馈控制作用,压控振荡器的频率将随输入信号频率变化 但压控振荡器的频率变化范围是有限的 当输入信号频率变化超过某一边界值O后,压控振荡器 不再能跟踪它的变化,环路将失锁。通常称ωn为同步频带 或保持频带,它表示了环路的同步特性。 锁相环是一个非线性系统。但是,在锁定情况下的跟踪过程 可以用线性系统近似处理。 ()< (30) 2021年2月22日
2021年2月22日 3 7.4.1 非线性分析中研究的问题和方法（续1） ▪ 同步特性是指在环路已进入锁定状态后，压控振荡器能跟踪 输入信号频率变化的范围，又称为PLL的非线性跟踪特性。 ▼ 当环路已处于锁定状态后，改变输入信号的频率，由于环路 的反馈控制作用，压控振荡器的频率将随输入信号频率变化。 但压控振荡器的频率变化范围是有限的。 ▼ 当输入信号频率变化超过某一边界值 后，压控振荡器 不再能跟踪它的变化，环路将失锁。通常称 为同步频带 或保持频带，它表示了环路的同步特性。 H H ▼ 锁相环是一个非线性系统。但是，在锁定情况下的跟踪过程 可以用线性系统近似处理。 (30 ) 6 ( ) o t
74.1非线性分析中研究的问题和方法(续2) 分析方法主要采用相平面图法 这是一种求解非线性微分方程的图解法, 适用于一阶和二阶环路。 在组成环路的各部件中,仅考虑鉴相器非线性特性。 并假定其特性为正弦函数 仅讨论一阶环路和采用理想积分滤波器的二阶环路 的捕捉特性。 2021年2月22日
2021年2月22日 4 7.4.1 非线性分析中研究的问题和方法（续2） ▪ 分析方法主要采用相平面图法 这是一种求解非线性微分方程的图解法， 适用于一阶和二阶环路。 ▼ 在组成环路的各部件中，仅考虑鉴相器非线性特性。 并假定其特性为正弦函数。 ▼ 仅讨论一阶环路和采用理想积分滤波器的二阶环路 的捕捉特性
74.2一阶环路的非线性分析 d() d1(t) a+Kp·H(P)siO2(t) =0 dt 1()=(O0-00t+(1)=△a0t+6(t) 对于阶PIL:d,(t de,(t) +Kp. sin 6.(t) =0 dt dt 对于输入频率阶跃ΔO时,一阶PLL能锁定。 d2(t) +Kp:SinO(t)=△0 2021年2月22日
2021年2月22日 5 7.4.2 一阶环路的非线性分析 0 ( ) ( )sin ( ) ( ) 1 + − = dt d t K H p t dt d t P F e e ( ) ( ) ( ) ( ) 1 0 0 0 t t t t t = i −o +i = +i 对于一阶PLL: 0 ( ) sin ( ) ( ) 1 + − = dt d t K t dt d t P e e 对于输入频率阶跃 0 时，一阶PLL能锁定。 0 sin ( ) ( ) + K t = dt d t P e e