笫7章锁相环路 7.1概述 72PLL基本原理 7.3PLL的线性分析 74PLL的非线性分析 75集成锁相环介绍 76PLL电路实例与应用举例 举例 PLL小结 2021年2月22日
2021年2月22日 1 笫7章 锁相环路 7.1 概 述 7.2 PLL基本原理 7.3 PLL的线性分析 7.4 PLL的非线性分析 7.5 集成锁相环介绍 7.6 PLL电路实例与应用举例 举例 PLL小结
75集成锁相环介绍 75.1集成锁相环分类 75.2工艺特点与频率范围 7.5.3实验用集成锁相环NE565电路分析 754数字锁相环 76PLL电路实例与应用举例 76.1PLL的基本特性与应用领域 7.6.2窄带跟踪滤波器(锁相接收机)-载波跟踪环 7.63相干解调器中的载波恢复电路平方环 7.6.4锁相鉴频-调制跟踪环 举例 PLL小结 2021年2月22日
2021年2月22日 2 7.5 集成锁相环介绍 7.5.1 集成锁相环分类 7.5.2 工艺特点与频率范围 7.5.3 实验用集成锁相环NE565电路分析 7.5.4 数字锁相环 7.6 PLL电路实例与应用举例 7.6.1 PLL的基本特性与应用领域 7.6.2 窄带跟踪滤波器（锁相接收机）--载波跟踪环 7.6.3 相干解调器中的载波恢复电路--平方环 7.6.4 锁相鉴频--调制跟踪环 举例 PLL小结
75集成锁相环介绍(续) 75.1集成锁相环分类 模拟环(APLL): 通用型(多功能):CO,PD,VCO+PD+AMP。 专用型:AMPM的解调,CTV中用的色度信号同步环。 数字环(DPLL): 通用型(多功能):ⅤCO,PD+VCO,PD+分频器。 专用型:频率合成器。 752工艺特点与频率范围 模拟型-双极性电路(0-50MHZ):NE565(<500KHZ; NE560,NE562(<30MHZ;NE564(<50MHZ。 数字型:双极性电路(0-250MHZ;CMOS电路(0-25MHZ) 2021年2月22日
2021年2月22日 3 7.5 集成锁相环介绍（续） 7.5.1 集成锁相环分类 ▪ 模拟环 （APLL）： 通用型（多功能）：VCO，PD，VCO + PD + AMP。 专用型：AM/PM 的解调，CTV中用的色度信号同步环。 ▪ 数字环（DPLL）： 通用型（多功能）：VCO，PD + VCO，PD + 分频器。 专用型：频率合成器。 7.5.2 工艺特点与频率范围 ▪ 模拟型--双极性电路（0~50MHZ）：NE565（<500KHZ); NE560,NE562(<30MHZ);NE564(<50MHZ)。 ▪ 数字型：双极性电路(0~250MHZ)；CMOS电路(0~25MHZ)
7.53实验用集成锁相环NE565电路分析 集成锁相环NE565介绍 0 只 PD AMP VCO 月 AMP的等效输出电阻 LF为无源比例积分滤波器。 2021年2月22日
2021年2月22日 4 7.5.3 实验用集成锁相环NE565电路分析 PD VCO AMP O R 1 R 1 C 2 C CC V+ CC V+ EE V− 7 10 2 3 5 4 8 9 1 v (t) i v (t) O AMP的等效输出电阻 LF为无源比例积分滤波器。 O R 集成锁相环NE565介绍
754数字锁相环 数字锁相环路或简记为DPLL( Digitalphase- Locked loop)。 数字锁相环路有如下特点 1、全部采用数字电路。受干扰的影响比模拟电路小,使工作 的可靠性提高。 2、易于采用大规模集成电路 3、在数字锁相环路中,时钟源通常不直接受控,不同于模拟 锁相环路中的压控振荡器直接受误差信号的控制。这将有利 于提高环路的性能。 4、应用数字锁相环路,在一定范围内可以消除类似于模拟 锁相环路中压控振荡器控制特性的非线性、环路滤波器传输 函数的不稳定等的影响,从而改善锁相环路的性能。 2021年2月22日
2021年2月22日 5 7.5.4 数字锁相环 数字锁相环路有如下特点： 1、全部采用数字电路。受干扰的影响比模拟电路小，使工作 的可靠性提高。 2、易于采用大规模集成电路。 3、在数字锁相环路中，时钟源通常不直接受控，不同于模拟 锁相环路中的压控振荡器直接受误差信号的控制。这将有利 于提高环路的性能。 4、应用数字锁相环路，在一定范围内可以消除类似于模拟 锁相环路中压控振荡器控制特性的非线性、环路滤波器传输 函数的不稳定等的影响，从而改善锁相环路的性能。 数字锁相环路或简记为DPLL（Digital Phase-Locked LooP）