系统原则 与其他部分的任务划分 在一块具有 DSP CPU FPGA/CPLD的系统中 如何划分”势力范围”? 内部资源的任务划分 1.不同RAM资源的使用(M512RAMM4KRAM /M RAM) 2.软核的使用 3. SERDES的使用 其他资源
系统原则 ❖ 与其他部分的任务划分: 在一块具有DSP CPU FPGA/CPLD的系统中 如何划分”势力范围”? ❖ 内部资源的任务划分 1. 不同RAM资源的使用(M512 RAM /M4K RAM /M RAM) 2. 软核的使用 3. SERDES的使用 4. 其他资源
同步原则 般电路,尽量使用同步设计 令对于高速电路, 必须使用同步电路结构 进行设计 ☆Why? 请看:同步与异步的比较
同步原则 ❖ 一般电路,尽量使用同步设计 ❖ 对于高速电路, 必须使用 同步 电路结构 进行设计 ❖ Why? 请看: 同步与异步的比较:
异步电路 1.核心逻辑用组合逻辑实现 2.电路的主要信号、输出信号不依赖于时钟 3.容易产生毛刺 4.不利于器件移植 5.不容易进行时序分析
异步电路 1. 核心逻辑 用 组合逻辑实现 2. 电路的主要信号、输出信号不依赖于时钟 3. 容易产生毛刺 4. 不利于器件移植 5. 不容易进行时序分析
同步电路 核心逻辑用触发器实现 2.电路的主要信号、输出信号依赖于时钟边 沿 3.可完全避免产生毛刺 4.利于器件移植 5.容易进行时序分析
同步电路 1. 核心逻辑用触发器实现 2. 电路的主要信号、输出信号 依赖于 时钟边 沿 3. 可完全避免产生毛刺 4. 利于器件移植 5. 容易进行时序分析
异步设计的例子 UTP dO 74399o OON cla 王 CLKA LQ0 oiN b ⊥cLR 王B A 03N 04N 日CD oooo craVe BCD TO DEC Binary Counter: LLLL LLLH BCD to DEC. LLLL-> HHHHHHHHHL LLLH-> HHHHHHHHLH LLHL LLHL-> HHHHHHHLHH LLHH LLHH-> HHHHHHLHHH HHHH HLLH-> LHHHHHHHHH
异步设计的例子 Binary Counter : LLLL LLLH LLHL LLHH .......... HHHH BCD to DEC : LLLL -> HHHHHHHHHL LLLH -> HHHHHHHHLH LLHL -> HHHHHHHLHH LLHH -> HHHHHHLHHH .......... -> ............................ HLLH -> LHHHHHHHHH