第一章引言 Silicon-Based RFICs [J].A thesis for the degree of Master of Science of Oregon State University in June 2004. [1.22]Niknejad A M.Analysis,Design,and Optimization of Spiral Inductors and Transformers for Si RF Ics [D].Master Thesis,University of California,Berkeley,Spring 1997. [1.23]Yu Cao;Groves,R.A.;Xuejue Huang;Zamdmer,N.D.;Plouchart,J.-O.;Wachnik,R.A.;Tsu-Jae King;Chenming Hu.Frequency-independent equivalent-circuit model for on-chip spiral inductors [J].IEEE Journal of Solid-State Circuits,2003,38(3):419-426. [1.24]Scuderi,A.;Biondi,T.;Ragonese,E.;Palmisano,G..A lumped scalable model for silicon integrated spiral inductors [J]IEEE Transactions on Circuits and Systems I:Regular Papers,[see also IEEE Transactions on Circuits and Systems I:Fundamental Theory and Applications,],2004, 51(6):1203-1209. [1.25]Tiemeijer,L.F.;Leenaerts,D.;Pavlovic,N.;Havens,R.J.Record Q spiral inductors in standard CMOS [C]International Electron Devices Meeting,2001.IEDM Technical Digest.,2001, 32-5(9):40.7.1-40.7. [1.26]Jan Craninckx,and Michiel S.J.Steyaert.A 1.8-GHz Low-Phase-Noise CMOS VCO Using Optimized Hollow Spiral Inductors [J].IEEE JOURNAL OF SOLID-STATE CIRCUITS,1997, 32(5):736-744. [1.27]Lopez-Villegas,J.M.;Samitier,J.;Cane,C.;Losantos,P;Bausells,J..Improvement of the quality factor of RF integrated inductors by layout optimization [J].IEEE Transactions on Microwave Theory and Techniques,2000,48(1):76-83. [1.28]Zolfaghari,A.Chan,and B.Razavi.Stacked Inductors and Transformers in CMOS Technology [J]. IEEE J.Solid-State Circuits,2001,36(4):620-628. [1.29]Chih-Chun Tang;Chia-Hsin Wu;Shen-Iuan Liu.Miniature 3-D inductors in standard CMOS process[J].IEEE J.Solid-State Circuits,2002,37(4):471-480 [1.30]Chia-Hsin Wu,Chih-Chun Tang and Shen-Iuan Liu.Analysis of on-chip spiral inductors using the distributed capacitance model [J].IEEE J.Solid-State Circuits,2003,38(6):1040-1044. [1.31]Hongyan Jian,Zhangwen Tang,Jie He,Hao Min.Analysis of Self-resonant Frequency for Differential-driven Symmetric and Single-ended Inductors.2004,A3.13(10):194-197. [1.32]Sen,P.;Garg,V.;Garg,R.;Chakrabarti,N.B..Design of power amplifiers at 2.4 GHz/900 MHz and implementation of on-chip linearization technique in 0.18/0.25um CMOS [C].International Conference on VLSI Design,2004.Proceedings.17th,2004,410-415
第一章 引言 9 Silicon-Based RFICs [J]. A thesis for the degree of Master of Science of Oregon State University in June 2004. [1.22] Niknejad A M. Analysis, Design, and Optimization of Spiral Inductors and Transformers for Si RF Ics [D]. Master Thesis, University of California, Berkeley, Spring 1997. [1.23]Yu Cao; Groves, R.A.; Xuejue Huang; Zamdmer, N.D.; Plouchart, J.-O.; Wachnik, R.A.; Tsu-Jae King; Chenming Hu. Frequency-independent equivalent-circuit model for on-chip spiral inductors [J]. IEEE Journal of Solid-State Circuits, 2003,38(3):419 – 426. [1.24]Scuderi, A.; Biondi, T.; Ragonese, E.; Palmisano, G.. A lumped scalable model for silicon integrated spiral inductors [J] IEEE Transactions on Circuits and Systems I: Regular Papers, [see also IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications,], 2004, 51(6):1203 – 1209. [1.25]Tiemeijer, L.F.; Leenaerts, D.; Pavlovic, N.; Havens, R.J. Record Q spiral inductors in standard CMOS [C] International Electron Devices Meeting, 2001. IEDM Technical Digest. , 2001, 32-5(9):40.7.1 - 40.7. [1.26]Jan Craninckx, and Michiel S. J. Steyaert. A 1.8-GHz Low-Phase-Noise CMOS VCO Using Optimized Hollow Spiral Inductors [J]. IEEE JOURNAL OF SOLID-STATE CIRCUITS, 1997, 32(5):736-744. [1.27]Lopez-Villegas, J.M.; Samitier, J.; Cane, C.; Losantos, P.; Bausells, J. . Improvement of the quality factor of RF integrated inductors by layout optimization [J]. IEEE Transactions on Microwave Theory and Techniques, 2000, 48(1): 76 – 83. [1.28]Zolfaghari, A. Chan, and B. Razavi. Stacked Inductors and Transformers in CMOS Technology [J]. IEEE J. Solid-State Circuits, 2001, 36(4):620-628. [1.29]Chih-Chun Tang; Chia-Hsin Wu; Shen-Iuan Liu. Miniature 3-D inductors in standard CMOS process[ J]. IEEE J. Solid-State Circuits, 2002, 37(4):471 – 480. [1.30]Chia-Hsin Wu,Chih-Chun Tang and Shen-Iuan Liu. Analysis of on-chip spiral inductors using the distributed capacitance model [J]. IEEE J. Solid-State Circuits, 2003, 38(6):1040-1044. [1.31]Hongyan Jian, Zhangwen Tang, Jie He, Hao Min. Analysis of Self-resonant Frequency for Differential-driven Symmetric and Single-ended Inductors. 2004, A3.13(10):194-197. [1.32]Sen, P.; Garg, V.; Garg, R.; Chakrabarti, N.B.. Design of power amplifiers at 2.4 GHz/900 MHz and implementation of on-chip linearization technique in 0.18 /0.25um CMOS [C]. International Conference on VLSI Design, 2004. Proceedings. 17th, 2004, 410 – 415
第二章片上电感的物理模型与特性分析 第二章片上电感的物理模型与特性分析 片上电感是射频收发机关键模块中不可缺少的重要元件。商业化发展的需求 以及技术的推动使得使用低成本的CMOS工艺设计单芯片收发机成为可能。金 属欧姆损耗以及半导体衬底的电磁场损耗，使得标准CMOS工艺的片上电感品 质因数很低，一般不超过10。这些原因促成了CMOS工艺片上电感的研究热潮。 一般而言，电路设计人员会直接使用芯片代加工厂提供的通用片上电感。这 些电感一般只是采用互连线顶部两层金属的并联设计而成，电感的内径、线宽和 间距相同，不同的圈数实现不同的电感值。但是，这些通用电感很难优化所有射 频电路的设计。例如设计1GHz的接收机，并不一定需要片上电感的自谐振频率 达到10GHz,将几乎所有的金属层并联来降低电感的串联电阻，提高电感的品 质因数，一般也能满足电路对电感自谐振频率的要求：另外代加工厂的电感一般 不提供用来降低电感衬底电场损耗的地屏蔽层等等。 实际的片上电感不是理想元件，除了自身固有的电感之外，还具有寄生电阻 和寄生电容，还有衬底损耗。多数电路设计人员，不十分清楚片上电感的物理属 性，很少考虑自己优化片上电感，而简单的将电感当成一个元件使用。本章的任 务就是详细分析片上电感的固有和寄生参量的物理属性，为片上电感的优化提供 理论依据。 2.1串联电感 电感是磁能贮存元件，在自感基础上，通过不同电感线段之间的互感，相互 增强实现较大的电感值。电感设计的一个重要目标就是使用小的芯片面积实现合 理电感值和品质因数。 2.1.1自感 交变的电场可以产生磁场，用安培定律来表示两者的关系： ∂E 7×B=J+l8 Ot (2.1) 其中4，ε分别为材料的磁导率和介电常数。等式右边的第一项代表常规电流 产生的磁场。第二项代表两个导体之间由于位移电流（由于电容耦合在两个导体 之间流过的交流电流)产生的磁场。由于集成电感线圈的电流远远大于线圈之间 的位移电流，第二项是可以忽略的，这个假设称为准静磁近似。 积分形式的安培环路定理为： (2.2) 10
第二章 片上电感的物理模型与特性分析 10 第二章 片上电感的物理模型与特性分析 片上电感是射频收发机关键模块中不可缺少的重要元件。商业化发展的需求 以及技术的推动使得使用低成本的 CMOS 工艺设计单芯片收发机成为可能。金 属欧姆损耗以及半导体衬底的电磁场损耗，使得标准 CMOS 工艺的片上电感品 质因数很低，一般不超过 10。这些原因促成了 CMOS 工艺片上电感的研究热潮。 一般而言，电路设计人员会直接使用芯片代加工厂提供的通用片上电感。这 些电感一般只是采用互连线顶部两层金属的并联设计而成，电感的内径、线宽和 间距相同，不同的圈数实现不同的电感值。但是，这些通用电感很难优化所有射 频电路的设计。例如设计 1GHz 的接收机，并不一定需要片上电感的自谐振频率 达到 10GHz，将几乎所有的金属层并联来降低电感的串联电阻，提高电感的品 质因数，一般也能满足电路对电感自谐振频率的要求；另外代加工厂的电感一般 不提供用来降低电感衬底电场损耗的地屏蔽层等等。 实际的片上电感不是理想元件，除了自身固有的电感之外，还具有寄生电阻 和寄生电容，还有衬底损耗。多数电路设计人员，不十分清楚片上电感的物理属 性，很少考虑自己优化片上电感，而简单的将电感当成一个元件使用。本章的任 务就是详细分析片上电感的固有和寄生参量的物理属性，为片上电感的优化提供 理论依据。 2.1 串联电感 电感是磁能贮存元件，在自感基础上，通过不同电感线段之间的互感，相互 增强实现较大的电感值。电感设计的一个重要目标就是使用小的芯片面积实现合 理电感值和品质因数。 2.1.1 自感 交变的电场可以产生磁场，用安培定律来表示两者的关系： E B J t μ με ∂ ∇× = + ∂ （2.1） 其中μ,ε 分别为材料的磁导率和介电常数。等式右边的第一项代表常规电流 产生的磁场。第二项代表两个导体之间由于位移电流（由于电容耦合在两个导体 之间流过的交流电流）产生的磁场。由于集成电感线圈的电流远远大于线圈之间 的位移电流，第二项是可以忽略的，这个假设称为准静磁近似。 积分形式的安培环路定理为： C S E B dl J ds t μ με ⎛ ⎞ ∂ ⋅ =+ ⋅ ⎜ ⎟ ⎝ ⎠ ∂ ∫ ∫ （2.2）
第二章片上电感的物理模型与特性分析 法拉第法则陈述了交变的磁场产生了一个诱发的电场： 7×E=- OB (2.3) at 积分形式的法拉第法则为： B.ds E.dl=--s 0Φ (2.4) 8t 使用安培定律和法拉第法则就可以分析磁场和电场之间的相互作用。电感是 金属互连线的基本物理属性，反映了导体几何轮廓和磁通量Φ的关系。 只要通过导线回路的磁通量发生变化，回路中便会有感应电动势产生。同样， 当回路中有电流流过，该电流产生的磁通量又必定通过此回路。因此，当一个线 圈通过交变电流时，它产生的变化磁通量，必将在自己回路中激起感应电动势。 这种因为线圈中变化的电流所产生的磁通量变化，而在线圈自身回路中激起感应 电动势的现象，称为自感现象，这个电动势称为自感电动势。 当线圈中通过的电流为I,根据毕一萨定律，该电流在空间任一点所产生的 磁感应强度都和回路的电流成正比，因此，磁通量Φ也和电流I成正比，即有： Φ L= (2.5) 式中，L称为自感系数。它的数值与线圈的几何形状、大小、匝数及线圈的磁介 质有关，单位是亨利。 2.1.2互感 两个相邻线圈的磁场互相通过对方的包围面积，当电流发生变化时，由线 圈1中的电流I1所引起的变化磁场在通过线圈2时，会在线圈2中产生感应电 动势：同样，线圈2中的电流I2所引起的变化磁场在通过线圈1时，也会在线 圈1中产生感应电动势。两个载流线圈相互激起感应电动势的这种现象称为互感 现象，所产生的电动势称为互感电动势。 根据毕一萨定律，由电流11引起的磁场所产生的通过线圈2的磁通量Φ2，必 然与电流I1成正比，即： M21= 同理有
第二章 片上电感的物理模型与特性分析 11 法拉第法则陈述了交变的磁场产生了一个诱发的电场： B E t ∂ ∇× = − ∂ （2.3） 积分形式的法拉第法则为： S C B ds E dl t t ∂ ⋅ ∂Φ ⋅ =− =− ∂ ∂ ∫ ∫ （2.4） 使用安培定律和法拉第法则就可以分析磁场和电场之间的相互作用。电感是 金属互连线的基本物理属性，反映了导体几何轮廓和磁通量Ф的关系。 只要通过导线回路的磁通量发生变化，回路中便会有感应电动势产生。同样， 当回路中有电流流过，该电流产生的磁通量又必定通过此回路。因此，当一个线 圈通过交变电流时，它产生的变化磁通量，必将在自己回路中激起感应电动势。 这种因为线圈中变化的电流所产生的磁通量变化，而在线圈自身回路中激起感应 电动势的现象，称为自感现象，这个电动势称为自感电动势。 当线圈中通过的电流为 I，根据毕—萨定律，该电流在空间任一点所产生的 磁感应强度都和回路的电流成正比，因此，磁通量Φ 也和电流 I 成正比，即有： L I Φ= (2.5) 式中，L 称为自感系数。它的数值与线圈的几何形状、大小、匝数及线圈的磁介 质有关，单位是亨利。 2.1.2 互感 两个相邻线圈的磁场互相通过对方的包围面积，当电流发生变化时，由线 圈 1 中的电流 I1 所引起的变化磁场在通过线圈 2 时，会在线圈 2 中产生感应电 动势；同样，线圈 2 中的电流 I2 所引起的变化磁场在通过线圈 l 时，也会在线 圈 1 中产生感应电动势。两个载流线圈相互激起感应电动势的这种现象称为互感 现象，所产生的电动势称为互感电动势。 根据毕—萨定律，由电流 I1 引起的磁场所产生的通过线圈 2 的磁通量Φ21必 然与电流 I1 成正比，即： 21 21 1 M I Φ= 同理有 12 12 2 M I Φ=
第二章片上电感的物理模型与特性分析 式中，M21和M12是两个比例系数，它与两个线圈的形状、大小、匝数、相对位 置及周围的磁介质有关。当这些条件不变时，M21=M12=M是个常数，称为两 个线圈的互感，单位是亨利。这样互感表示为： M=- 2= (2.6) 当两个线圈耦合时，我们还用系数k表示它们之间的耦合程度，称为耦合系 数。它的大小为： M k=- (2.7) LL 耦合系数k的大小表示两个线圈耦合的紧密程度，由于互感系数的大小与两 个线圈的相互位置和方向有关。当两个线圈的轴线一致时，靠得越近，耦合得越 紧密，耦合系数也随着增大。但是，耦合系数k总是个小于1的正数，这是因为 无论两个线圈耦合得多么紧密，总有漏磁存在。 两个串联线圈L和L2的电流方向一致的时候，其磁场方向是相同的，这时 候互感是相互加强的，互感系数是正的，两个线圈的自感电感总量为： L=L+L+2M (2.8) 两个串联线圈L和L的电流方向相反的时候，两个线圈的磁场方向是相反 的，互感是相互减弱的，互感系数是负的，两个线圈的自感电感总量为： L=L+L,-2M (2.9) 电感的大小与自感和互感相关，为此设计电感的时候，就尽量增大电感的自 感和正互感，减小负互感。 2.1.3电感值的计算 知道电感的几何参数和结构，理论上是可以计算电感值的。直流电感可以通 过Grover公式2或者Greenhouse22的方法精确地计算得到。两者的计算相对复 杂，所以很多科研人员研究电感的简单的表达公式卫324。趋肤效应、邻近效应 和衬底变压器效应都影响电感线圈的电流分布，考虑了这些参数才能得到准确通 用的简单电感计算公式25-26。线圈的电感值除了自感以及线圈之间的互感之 外，还有衬底涡流和电感线圈之间的变压器耦合电感(L),该值为负数，代 表衬底的磁能损耗。这一点在2.5节将详细讲述。在一55℃一125℃之间的温度 变化对电感的影响可以忽略2刀
第二章 片上电感的物理模型与特性分析 12 式中，M21和 M12 是两个比例系数，它与两个线圈的形状、大小、匝数、相对位 置及周围的磁介质有关。当这些条件不变时，M21＝M12＝M 是个常数，称为两 个线圈的互感，单位是亨利。这样互感表示为： 12 21 2 1 M I I Φ Φ = = （2.6） 当两个线圈耦合时，我们还用系数 k 表示它们之间的耦合程度，称为耦合系 数。它的大小为: 1 2 M k L L = (2.7) 耦合系数 k 的大小表示两个线圈耦合的紧密程度，由于互感系数的大小与两 个线圈的相互位置和方向有关。当两个线圈的轴线一致时，靠得越近，耦合得越 紧密，耦合系数也随着增大。但是，耦合系数 k 总是个小于 1 的正数，这是因为 无论两个线圈耦合得多么紧密，总有漏磁存在。 两个串联线圈 L1和 L2的电流方向一致的时候，其磁场方向是相同的，这时 候互感是相互加强的，互感系数是正的，两个线圈的自感电感总量为： 1 2 LLL M = + + 2 (2.8) 两个串联线圈 L1和 L2的电流方向相反的时候，两个线圈的磁场方向是相反 的，互感是相互减弱的，互感系数是负的，两个线圈的自感电感总量为： 1 2 LLL M = + − 2 (2.9) 电感的大小与自感和互感相关，为此设计电感的时候，就尽量增大电感的自 感和正互感，减小负互感。 2.1.3 电感值的计算 知道电感的几何参数和结构，理论上是可以计算电感值的。直流电感可以通 过 Grover 公式[2.1]或者 Greenhouse[2.2]的方法精确地计算得到。两者的计算相对复 杂，所以很多科研人员研究电感的简单的表达公式[2.3－2.4]。趋肤效应、邻近效应 和衬底变压器效应都影响电感线圈的电流分布，考虑了这些参数才能得到准确通 用的简单电感计算公式[2.5－2.6]。线圈的电感值除了自感以及线圈之间的互感之 外，还有衬底涡流和电感线圈之间的变压器耦合电感（Ltran），该值为负数，代 表衬底的磁能损耗。这一点在 2.5 节将详细讲述。在－55℃－125℃之间的温度 变化对电感的影响可以忽略[2.7]
第二章片上电感的物理模型与特性分析 2.1.4电感值与面积成本 多年来，摩尔定律一直有效，晶体管的面积迅速降低，成本随之下降。电路 的工作频率和结构基本决定了其所需的电感值，意味着电感值的需求基本不随摩 尔定律下降。电感在芯片当中占据的面积与晶体管占据的面积之比越来越大，使 得电感的芯片相对称本不断增加。降低电感的芯片面积成为电感品质因数之后， 人们关注的另一个研究热点。降低电感芯片面积可以采用下面的三个方法： 1)采用叠层串联电感 叠层串联电感是垂直结构，相同的电感圈数下，比平面螺旋电感占据的面积 小；叠层串联电感线圈之间的耦合系数比平面螺旋电感高，相同电感值下，进一 步降低电感的面积。 2)增大电路的工作频率 以LC振荡器为例，在高频下需要的电感值就很小。现在采用标准CMOS的 工艺实现的电路工作频率已经进入毫米波领域。 3)采用尽量避免使用电感或者尽量使用小量值电感的电路结构。 2.2片上电感的实现与物理特性 金属互连线的主要结构仍然是平面螺旋结构，然而由于该结构在实现大电感 值的时候占据较大的面积，人们的目光逐渐转向耦合系数较大的叠层串联电感 2.8-2.10]。 2.2.1金属互连线的电感结构 片外电感采用螺线管和螺绕环结构，见图2.1。两种结构的线圈之间可以插 入高导磁物质，线圈之间的耦合系数非常大。线圈的半径远远大于线圈金属的半 径，正互感远远大于负互感，串联电阻很小，使得片外电感的品质因数比较高。 (a) (b) 图2.1片外电感常见的两种结构：(a)螺线管：(b)螺绕环 能否利用金属互连线设计分立元件相同形式的电感呢？设计是没有问题的， 两种结构形式见图22。螺线管结构会大大降低衬底的涡流影响，理论上螺绕环 结构的电磁场被限制在螺线管的内部，磁力线不会泄漏，而金属之间是绝缘层， 3
第二章 片上电感的物理模型与特性分析 13 2.1.4 电感值与面积成本 多年来，摩尔定律一直有效，晶体管的面积迅速降低，成本随之下降。电路 的工作频率和结构基本决定了其所需的电感值，意味着电感值的需求基本不随摩 尔定律下降。电感在芯片当中占据的面积与晶体管占据的面积之比越来越大，使 得电感的芯片相对称本不断增加。降低电感的芯片面积成为电感品质因数之后， 人们关注的另一个研究热点。降低电感芯片面积可以采用下面的三个方法： 1）采用叠层串联电感 叠层串联电感是垂直结构，相同的电感圈数下，比平面螺旋电感占据的面积 小；叠层串联电感线圈之间的耦合系数比平面螺旋电感高，相同电感值下，进一 步降低电感的面积。 2）增大电路的工作频率 以LC振荡器为例，在高频下需要的电感值就很小。现在采用标准CMOS的 工艺实现的电路工作频率已经进入毫米波领域。 3）采用尽量避免使用电感或者尽量使用小量值电感的电路结构。 2.2 片上电感的实现与物理特性 金属互连线的主要结构仍然是平面螺旋结构，然而由于该结构在实现大电感 值的时候占据较大的面积，人们的目光逐渐转向耦合系数较大的叠层串联电感 [2.8-2.10]。 2.2.1 金属互连线的电感结构 片外电感采用螺线管和螺绕环结构，见图2.1。两种结构的线圈之间可以插 入高导磁物质，线圈之间的耦合系数非常大。线圈的半径远远大于线圈金属的半 径，正互感远远大于负互感，串联电阻很小，使得片外电感的品质因数比较高。 （a） （b） 图2.1 片外电感常见的两种结构；（a）螺线管；（b）螺绕环 能否利用金属互连线设计分立元件相同形式的电感呢？设计是没有问题的， 两种结构形式见图2.2。螺线管结构会大大降低衬底的涡流影响，理论上螺绕环 结构的电磁场被限制在螺线管的内部，磁力线不会泄漏，而金属之间是绝缘层